[实用新型]一种低失调轨对轨动态锁存比较器

权利要求书

1.一种低失调轨对轨动态锁存比较器，包括失调电压校正电路，其特征在于：所述失调电压校正电路包括PMOS管M_C1、M_C2、M_C3、M_C4、M_D1、M_D2、M_D3和M_D4，开关S₁、S₂、S₃、S₄、K₁、K₂、K₃和K₄；PMOS管M_C1、M_C2、M_C3和M_C4的源极接电源VDD，PMOS管M_C1的栅极、漏极与开关S₁第一端子连接，PMOS管M_C2的栅极、漏极与开关S₂第一端子连接，PMOS管M_C3的栅极、漏极与开关S₃第一端子连接，PMOS管M_C4的栅极、漏极与开关S₄第一端子连接，开关S₁、S₂、S₃和S₄的第二端子与第一校正输出信号Control1连接；PMOS管M_D1、M_D2、M_D3和M_D4的源极接电源VDD，PMOS管M_D1的栅极、漏极与开关K₁第一端子连接，PMOS管M_D2的栅极、漏极与开关K₂第一端子连接，PMOS管M_D3的栅极、漏极与开关K₃第一端子连接，PMOS管M_D4的栅极、漏极与开关K₄第一端子连接，开关K₁、K₂、K₃和K₄的第二端子与第二校正输出信号Control2连接。

2.根据权利要求1所述的低失调轨对轨动态锁存比较器，其特征在于还包括轨对轨输入电路，所述轨对轨输入电路包括NMOS管N₃、N₄、N₅、N₆和N₇，PMOS管P₂、P₃和P₄；PMOS管P₂的源极接电源VDD，PMOS管P₂的栅极与第一偏置电压V_b1连接，PMOS管P₂的漏极、P₃的源极、P₄的源极相互连接，PMOS管P₃的栅极与NMOS管N₃的栅极连接，PMOS管P₄的栅极与NMOS管N₄的栅极连接，PMOS管P₃的漏极、NMOS管N₅的漏极、栅极与PMOS差分对管第二电流I_P-连接，PMOS管P₄的漏极、NMOS管N₆的漏极、栅极与PMOS差分对管第一电流I_P+连接，NMOS管N₃的漏极、NMOS差分对管第一电流I_n+与第一校正输出信号Control1连接，NMOS管N₄的漏极、NMOS差分对管第二电流I_n-与第二校正输出信号Control2连接，NMOS管N₃、N₄的源极与NMOS管N₇的漏极连接，NMOS管N₇的栅极与第二偏置电压V_b2连接，NMOS管N₅、N₆、N₇的源极接地。