[实用新型]一种多频点连续波的雷达信号处理器

说明书

本实用新型公开了一种多频点连续波的雷达信号处理器，外部指令存储器、外部数据存储器、运算放大器分别与主处理器相连接，主处理器为一个DSP信号处理器，该DSP信号处理器内置有AD模块；外部指令存储器为一个FLASH存储芯片，用于保存雷达参数；外部数据存储器为一个SRAM存储芯片，用于存储雷达采集的数据；运算放大器用于放大模拟信号；主处理器上配备有若干个SPI、SCI、等外设接口，用于满足主处理器与射频前端，以及与后端的上位机、相机之间数据传输的需求，还用于满足主处理器的串口升级。本实用新型成本低、硬件结构简单、传输时间短、具备升级功能。

技术领域

本实用新型涉及雷达信号处理技术领域，尤其是一种多频点连续波的雷达信号处理器。

背景技术

雷达信号处理为雷达系统的核心部分，它的主要功能有：对雷达整机而言，需为整机提供稳定可靠的同步时序；对射频前端而言，需发送指令控制射频前端产生准确的波形；对信号处理自身而言，需完成目标检测以及参数估计，最后将结果送给上位机。目前大部分的雷达信号处理硬件均采用DSP+FPGA的模式，FPGA与DSP分工协作，通常FPGA完成时序控制，分别与射频前端和上位机互动，DSP主要完成目标参数估计。这种架构的信号处理硬件通常体积较大，价格昂贵，不适合小型化和低成本的大批量生产。

现有的雷达信号处理系统中，主要存在以下几点缺陷：

1.硬件架构较复杂，现有的信号处理系统通常由DSP和FPGA组成，一般都是采用高端的DSP，而高端的DSP专注于信号处理运算，外设接口种类和个数都比较少，控制时序相对非常复杂和繁琐，所以一般会采用FPGA辅助DSP使用，FPGA控制时序和数据采集、存储和传输，数据采集时由于FPGA没有内置AD模块，则需要增加一片AD芯片进行采样。因此，对于现有的信号处理系统的硬件架构包括一片DSP、一片FPGA、一片AD芯片，硬件电路设计方法要复杂很多。

2.成本很高，现有的信号处理系统包括DSP、FPGA、AD等主芯片，硬件制板费用和芯片成本均很高，对于DSP和FPGA的软件开发一般需要两个人协同工作，增加了开发的复杂性和人工成本。

3.不能升级操作，原有的雷达信号处理通常运用在大型雷达上，当出现故障和程序有问题时，通常都是将信号处理拆除下来，或者将外壳拆掉把信号处理裸露出来，能让仿真器连接到信号处理板上，这样才能升级程序。通常现在的测速雷达假设在路口的杆子上，为了满足复杂天气的要求，雷达必须是密闭的，如果没有升级功能，在交通路口拆除雷达是很不方便的。

实用新型内容

为了克服上述现有技术中的缺陷，本实用新型提供一种多频点连续波的雷达信号处理器，解决了现有的信号处理器的硬件架构复杂、成本高的缺点。

为实现上述目的，本实用新型采用以下技术方案，包括：

一种多频点连续波的雷达信号处理器，包括：主处理器、外部指令存储器、外部数据存储器、运算放大器；

所述主处理器为一个DSP信号处理器，该DSP信号处理器内置有AD模块即模数转换模块；

所述外部指令存储器为一个FLASH存储芯片，用于保存雷达配置参数，该FLASH存储芯片用于掉电保留雷达配置参数；

所述外部数据存储器为一个SRAM存储芯片，用于存储回波数据；

所述运算放大器用于放大模拟信号；

外部指令存储器、外部数据存储器、运算放大器分别与主处理器相连接。

主处理器配备有SPI接口，主处理器通过SPI接口连接射频前端；主处理器通过SPI接口控制射频前端发射多频点信号，以及控制射频前端的发射频率；射频前端每发射出一个点频信号，射频前端就会接收到相应频率的回波信号。