[实用新型]一种ESD保护电路

说明书

本实用新型涉及电子元件技术领域，提供一种ESD保护电路，包括待保护元件脚位CKT1、吸波电路以及放电控制电路；吸波电路和放电控制电路串接在静电引入触点PAD2和保护电压端PAD1之间，且吸波电路和放电控制电路连接；吸波电路引出的线路与晶体管Q1的栅极连接，晶体管Q1的漏极与静电引入触点PAD2连接，放电控制电路引出的线路与晶体管Q3的栅极连接，晶体管Q1的源极与晶体管Q3的漏极连接，待保护元件脚位CKT1引出的线路与保护电压端PAD1之间的线路上设有第一电路节点，晶体管Q3的源极与第一电路节点连接，从而实现静电缓冲和静电的快速放电，提升待保护元件的使用寿命。

技术领域

本实用新型属于电子元件技术领域，尤其涉及一种ESD保护电路。

背景技术

静电放电(Electrostatic Discharge,ESD)是造成大多数的电子组件或电子系统受到过度电性应力(Electrical Overstress,EOS)破坏的主要因素。这种破坏会导致半导体组件以及计算机系统等，形成一种永久性的毁坏，因而影响集成电路(IntegratedCircuits,ICs)的电路功能，而使得电子产品工作不正常。而静电放电破坏的产生，多是由于人为因素所形成，但又很难避免。电子组件或系统在制造、生产、组装、测试、存放、搬运等的过程中，静电会累积在人体、仪器、储放设备等之中，甚至在电子组件本身也会累积静电，而人们在不知情的情况下，使这些物体相互接触，因而形了一放电路径，使得电子组件或系统遭到静电放电的肆虐。如何才能避免静电放电的危害呢。除了加强工作场所对静电累积的控制之外，必须在电子产品中加入具有防患静电放电破坏的装置。

目前，在电子产品中加入的具有防患静电放电破坏的装置是利用二极管做到钳位电压来实现，但是这种实现方式存在无快速放电功能的缺陷。

实用新型内容

针对现有技术中的缺陷，本实用新型提供了一种ESD保护电路，旨在解决现有技术提供的在电子产品中加入的具有防患静电放电破坏的装置是利用二极管做到钳位电压来实现，其无快速放电功能的缺陷。

本实用新型所提供的技术方案是：一种ESD保护电路，包括待保护元件脚位CKT1、吸波电路以及放电控制电路；

所述待保护元件脚位CKT1引出的两条线路分别连接静电引入触点PAD2和保护电压端PAD1，所述吸波电路和放电控制电路串接在所述静电引入触点PAD2和保护电压端PAD1之间，且吸波电路和放电控制电路连接；

所述吸波电路引出的线路与晶体管Q1的栅极连接，所述晶体管Q1的漏极与所述静电引入触点PAD2连接，所述放电控制电路引出的线路与晶体管Q3的栅极连接，所述晶体管Q1的源极与所述晶体管Q3的漏极连接，所述待保护元件脚位CKT1引出的线路与所述保护电压端PAD1之间的线路上设有第一电路节点，所述晶体管Q3的源极与所述第一电路节点连接。

作为一种改进的方案，所述待保护元件为USB连接器或屏幕显示器连接器。

作为一种改进的方案，所述吸波电路包括依次串接的电阻R1和电容C1，所述电阻R1靠近所述静电引入触点PAD2设置。

作为一种改进的方案，所述电容C1与所述放电控制电路之间的线路上设有第二电路节点，所述第二电路节点引出的线路与所述晶体管Q1的栅极连接。

作为一种改进的方案，所述放电控制电路包括一次串接在所述第二电路节点与所述保护电压端PAD1之间线路上的电容C2和电阻R2。

作为一种改进的方案，所述电容C2与所述电阻R2之间的线路上设有第三电路节点，所述第三电路节点引出的线路与所述晶体管Q3的栅极连接。

作为一种改进的方案，所述第二电路节点与所述电容C2之间的线路上设有第四电路节点，所述第四电路节点引出的线路与晶体管Q2的栅极连接，所述晶体管Q2的漏极与所述晶体管Q1源极连接，所述晶体管Q2的源极与所述晶体管Q3的漏极连接。