[实用新型]具有防反与上电冲击电流抑制的瞬时掉电保持电路

权利要求书

1.一种具有防反与上电冲击电流抑制的瞬时掉电保持电路，包含防反与上电冲击电流抑制电路，其特征在于，防反与上电冲击电流抑制电路的组成如下：

二极管V6与MOSFET Q5的S极与输入正线相连，MOSFET Q5的D极与MOSFET Q6的D极、二极管V7的阴极、二极管V9的阴极、电阻R14、电阻R17的一端、电容C13的一端相连，MOSFET Q6的S极与输出端正极相连，二极管V6的阴极与电阻R16的一端相连，电阻R16的另一端与MOSFET Q8的D极、MOSFET Q7的G极、二极管V8的阴极相连，MOSFET Q8的S极、二极管V8的阳极和MOSFET Q7的S极接GND，MOSFET Q7的D极接电阻R15的一端，电阻R15的另一端与电阻R14的另一端、MOSFET Q5的G极、二极管的V7的阳极相连，电阻R17的另一端与电容C13的另一端、二极管V9的阳极、MOSFET Q6的G极、电阻R18的一端相连，电阻R18的另一端接地。

2.根据权利要求1所述一种具有防反与上电冲击电流抑制的瞬时掉电保持电路，其特征在于，还包含与防反与上电冲击电流抑制电路并联的掉电保持电路，掉电保持电路包含宽范围BOOST升压充电电路，组成如下：

电源管理芯片IC1的COMP脚连接电容C8的一端和电阻R10的一端，电容C8的另一端接电源管理芯片IC1的FB脚、电阻R11的一端、电阻R12的一端和电容C7的一端，电阻R10的另一端接电容C7的另一端，电阻R12的另一端接Vc，电阻R11的另一端接地,电源管理芯片IC1的CS脚和电容C9一端接CS，电容C9另一端接地，电源管理芯片IC1的RC脚接电容C12的一端和电阻R13的一端，电容C12的另一端和电容C10的一端接地，电容C10的另一端和电阻R13的另一端接电源管理芯片IC1的REF脚，电源管理芯片IC1的VCC脚接VCC和电容C11的一端，电容C11的另一端接地，电源管理芯片IC1的OUT脚接MOS管Q3的G端和高压半桥栅极驱动器IC2的LI脚，MOS管Q3的S端接地，MOS 管Q3的D端接电阻R5的一端和高压半桥栅极驱动器IC2的HI脚，电阻R5的另一端接VCC，高压半桥栅极驱动器IC2的RT1脚接电阻R4的一端，R4的另一端和电容C5的一端接地，电容C5的另一端接高压半桥栅极驱动器IC2的VCC脚和VCC，高压半桥栅极驱动器IC2的RT2脚接电阻R3的一端，电阻R3的另一端接高压半桥栅极驱动器IC2的VSS脚和地，高压半桥栅极驱动器IC2的HB脚接电容C14的一端，C14的另一端接高压半桥栅极驱动器IC2的HS脚、MOS管Q1的D端、MOS管Q2的S端、电感L1的一端，高压半桥栅极驱动器IC2的HO脚接MOS管Q2的G端，高压半桥栅极驱动器IC2的LO脚接MOS管Q1的G端,电感L1的另一端接电容C1的一端、输入二极管V1的阴极、输出端，电容C1另一端接地，输入二极管V1的阳极接输入端，MOS管Q1的S端接电阻R19一端，电阻R19另一端接地，MOS管Q2的D端接电容C2的一端、电阻R1的一端、电阻R2的一端、二极管V2的阴极和Vc，电容C2、电容C3另一端、二极管V5的阳极接地，电阻R1的另一端接V5的阴极，电阻R2的另一端接电容C3的另一端、二极管V2的阳极。

3.根据权利要求2所述一种具有防反与上电冲击电流抑制的瞬时掉电保持电路，其特征在于，掉电保持电路还包含电荷泵电路，组成如下：

电阻R8的一端接电源管理芯片IC1的REF脚，R8的另一端接电阻R9一端、第一运放器IC3A的同向输入脚，电阻R9另一端接地，第一运放器IC3A的反向输入脚接电源管理芯片IC1的RC脚，运放器IC3的正电源脚接VCC，第一运放器IC3A的负电源脚接地，第一运放器IC3A的输出脚接电容C6的一端，电容C6的另一端接二极管V3的阴极、二极管V4的阴极、高压半桥栅极驱动器IC2的HB脚,二极管V3的阳极接Vc，二极管V4的阳极接地。

4.根据权利要求2所述一种具有防反与上电冲击电流抑制的瞬时掉电保持电路，其特征在于，掉电保持电路还包含比较控制电路，组成如下：

电阻R6的一端接输入VIN，电阻R6的另一端接第二运放器IC3B的反向输入脚和电阻R7的一端，电阻R7的另一端接地，第二运放器IC3B的同相输入脚接电源管理芯片IC1的REF脚，第二运放器IC3B的输出脚接电阻R20的一端，电阻R20另一端接二极管V10的阴极端，二极管V10的阳极端接电源管理芯片IC1的FB脚。