[实用新型]基于JESD204接口的8通道高速核成像电子学系统有效
申请号: | 201921975907.4 | 申请日: | 2019-11-15 |
公开(公告)号: | CN211528250U | 公开(公告)日: | 2020-09-18 |
发明(设计)人: | 周魏;魏龙;魏存峰;章志明;李道武;胡婷婷;王培林;丰宝桐;李晓辉;黄欢;童腾 | 申请(专利权)人: | 中国科学院高能物理研究所 |
主分类号: | G01N23/04 | 分类号: | G01N23/04 |
代理公司: | 北京君尚知识产权代理有限公司 11200 | 代理人: | 司立彬 |
地址: | 100049 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 jesd204 接口 通道 高速 成像 电子学 系统 | ||
1.一种基于JESD204接口的8通道高速核成像电子学系统,其特征在于,包括
一SMA连接器,用于接收前端探测器产生的8路核脉冲信号;
两ADC芯片,用于连接所述SMA连接器与FPGA模块,每片所述ADC芯片将4路核脉冲信号转换为4路数字化核脉冲信号输入所述FPGA模块;其中,所述ADC芯片为基于JESD204接口的4通道ADC芯片;
所述FPGA模块,用于处理输入的8路数字化核脉冲信号,并将处理结果发送到网络模块或者光纤接口;
一ADC电源模块,用于为两所述ADC芯片提供工作电压;
一时钟模块,用于为所述FPGA模块、两所述ADC芯片提供工作时钟;
一存储器,用于存储所述FPGA模块工作的逻辑代码;
一GTP电源,用于为所述FPGA模块内部的高速数据收发器提供工作电压;
一网络模块,作为所述FPGA模块与计算机数据通信的桥梁,用于将所述FPGA模块处理后的数据传输给计算机,或者接收计算机向所述FPGA模块发送的命令;
若干光纤接口,用来实现所述FPGA模块与若干外部板级设备之间的高速数据通信。
2.如权利要求1所述的基于JESD204接口的8通道高速核成像电子学系统,其特征在于,所述时钟模块包括一片20MHz的晶振和一LMK03000时钟调节芯片。
3.如权利要求2所述的基于JESD204接口的8通道高速核成像电子学系统,其特征在于,还包括一单片机,用于通过在线编程配置所述时钟模块中的LMK03000时钟调节芯片,输出多路所述工作时钟。
4.如权利要求1所述的基于JESD204接口的8通道高速核成像电子学系统,其特征在于,所述ADC电源模块采用两片LT1764电源芯片为所述ADC芯片提供1.8V工作电压。
5.如权利要求1所述的基于JESD204接口的8通道高速核成像电子学系统,其特征在于,还包括一系统电源模块,包括两片级联的LTM4644电源芯片。
6.如权利要求1所述的基于JESD204接口的8通道高速核成像电子学系统,其特征在于,所述FPGA模块为xilinx virtex5系列FPGA。
7.如权利要求1所述的基于JESD204接口的8通道高速核成像电子学系统,其特征在于,还包括一LED模块,包含多个LED灯,用于监测系统的上电工作状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院高能物理研究所,未经中国科学院高能物理研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201921975907.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:自吸门锁执行器及自吸门锁总成
- 下一篇:一种防衣物变形衣架