[实用新型]一种脉冲锁存单元结构

说明书

本实用新型涉及种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元DUC组成，实现了对输入信号的锁存功能。本实用新型可广泛应用在构建锁存器的结构中，适用于对锁存器的可靠性及综合开销要求较高的领域。

技术领域

本实用新型涉及集成电路抗单粒子翻转加固技术领域，尤其涉及一种脉冲锁存单元结构。

背景技术

随着半导体工艺的快速发展，数字集成电路越来越容易受到空间辐射影响而发生单粒子翻转的现象。锁存器是具有存储结构的时序电路单元，长时间工作于空间辐射环境中，而锁存单元作为构成锁存器的基本结构，因此，对锁存单元进行必要的抗单粒子翻转的加固设计，对于提高集成电路的可靠性具有重要意义。

目前针对锁存单元的结构设计，存在的主要问题是：锁存单元的可移植性不强、面积开销大以及功耗大的问题。

实用新型内容

本实用新型所要解决的技术问题是针对背景技术中所涉及到的缺陷，提供一个新型脉冲锁存单元。

本实用新型为解决上述技术问题采用以下技术方案：

一种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元；

所述门控单元包含第一输入端、第二输入端和反相输出端，其中，第二输入端用于输入外界反相时钟信号，反相输入端用于将第一信号输入端输入的信号反相输出；

所述第一NMOS管的源极分别和所述第二PMOS管的源极、门控单元的第一输入端、第一NMOS管的栅极、第二PMOS管的栅极相连，第一NMOS管的漏极和所述第一PMOS管的漏极相连；

所述第一PMOS管的源极连接外部电源，栅极分别和所述第二NMOS管的栅极、门控单元的反相输出端相连；

所述第二PMOS管的漏极和所述第二NMOS管的源极相连；

所述第二NMOS管的源极接地。

本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：

本实用新型具有可移植性强，面积开销少的特点，同时采用钟控技术，有效地降低了功耗开销。

附图说明

图1为本实用新型的结构示意图。

具体实施方式

下面结合附图与具体实施方式对本实用新型作进一步详细描述。

本实用新型可以以许多不同的形式实现，而不应当认为限于这里所述的实施例。相反，提供这些实施例以便使本公开透彻且完整，并且将向本领域技术人员充分表达本实用新型的范围。在附图中，为了清楚起见放大了组件。

如图1所示，本实用新型公开了一种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元；

所述门控单元包含第一输入端、第二输入端和反相输出端，其中，第二输入端用于输入外界反相时钟信号，反相输入端用于将第一信号输入端输入的信号反相输出；

所述第一NMOS管的源极分别和所述第二PMOS管的源极、门控单元的第一输入端、第一NMOS管的栅极、第二PMOS管的栅极相连，第一NMOS管的漏极和所述第一PMOS管的漏极相连；

所述第一PMOS管的源极连接外部电源，栅极分别和所述第二NMOS管的栅极、门控单元的反相输出端相连；

所述第二PMOS管的漏极和所述第二NMOS管的源极相连；

所述第二NMOS管的源极接地。