[实用新型]电荷泵电路和非易失性存储器设备

说明书

本公开的各实施例涉及电荷泵电路和非易失性存储器设备。电荷泵电路具有在输入端子和输出端子之间彼此级联的多个电荷泵级，以提供相对于输入电压具有升压值的输出电压。时钟发生器被配置为生成被提供给电荷泵级以执行输入电压的升压的时钟信号。输出电压调节反馈闭环耦合到时钟发生器，以基于反馈电压来执行输出电压的调节。放电控制级被配置为通过生成被配置为禁用输出电压调节反馈闭环的第一放电控制信号或被配置为降低时钟信号的频率的第二放电控制信号来控制电荷泵电路的放电。本公开的优点在于，无需添加额外的电路，改善了电荷泵电路的放电。

技术领域

本公开涉及电荷泵电路和非易失性存储器设备。

背景技术

众所周知，电荷泵电路常常被广泛使用于各种电子设备和应用中，以利用被用作电荷累积元件的电容器之间的时钟电荷转移来生成高于给定输入电压的输出电压值(基本操作为DC-DC升压转换器)。

特别地，在SoC(片上系统)应用中，通常需要生成内部高电压，以便将特定电路模块驱动到适当电压值以进行特定操作。通常，电荷泵电路被用于此目的。

常见的示例是例如闪存或EEPROM类型的非易失性存储器的情况，其中通过在存储器单元端子上施加高电场来执行编程和擦除操作，其使用数十伏特范围的电压。这些电压是通过电荷泵电路内部地生成，其从内部电源电压的低值开始(所谓的逻辑电源电压VDD，其值例如被包括于1V和1.35V之间——对于采用90纳米技术的CMOS闪存设备而言)。

在其中发展了这些内部高电压的应用的典型制造过程没有提供高电压MOS晶体管(即，能够在其传导端子和控制端子之间维持高电压值的晶体管)。因此，内部高电压的生成通常利用具有“低电压”架构的适当的电荷泵电路(例如，倍压器、Dickson电荷泵电路)来进行管理，所述适当的电荷泵电路通常由一系列升压级(例如，倍压器)组成。

由于缺乏高电压MOS晶体管，电荷泵架构通常被设计为使用生成某种“内部自级联”以达到高输出电压的适当的技术(即，每个升压级均受到串联连接中的前级的保护，因此在其输入和输出端子上均呈现低且可持续的电压)，来不超过安全操作区域(SOA)要求(例如，在结的击穿电压和/或栅氧化层退化方面)。

图1示出了具有低电压架构的已知的电荷泵电路1的示意性框图。

电荷泵电路1具有输入端子IN和输出端子OUT，它在该输入端子IN上接收具有低值的输入电压，例如逻辑电源电压VDD，并且它在该输出端子OUT上供应用于负载(此处未示出)的输出电压Vout。输出电压Vout相对于输入电压具有适当的升压值。

电荷泵电路1包括级联(或串联连接)在输入端子IN和输出端子OUT之间的多个电荷泵级2(在该示例中，数目为四个，用Stage1、Stage2、Stage3和Stage4注示)。电荷泵电路1还包括时钟发生器3，其向级2的每一个提供时钟或相位信号CLK。

在该示例中，每一级2从时钟发生器3接收第一时钟信号CLK和第二时钟信号CLKN，第一时钟信号CLK和第二时钟信号CLKN相对于彼此具有负(或互补)值，例如具有交替等于0V(接地，GND)或VDD的逻辑值。

在电荷泵电路1中的连续级2之间存在中间节点NS(在示例中用NS1-NS3注示)(中间节点NS因此通常对应于前一电荷泵级Stagei-1的输出，并且对应于下一电荷泵级Stagei的输入)。

每个电荷泵级Stagei均被配置为对前一电荷泵级Stagei-1的输出处的例如与逻辑电压VDD相对应的值的电压进行升压，从而共同有助于输入电压的整体升压。