[实用新型]一种新型低噪声锁相环结构

说明书

本实用新型公开一种新型低噪声锁相环结构，包括参考频率源，鉴相器，环路滤波器，压控振荡器，程序分频器，锁定监测电路；所述参考频率的输出端连接鉴相器的参考频率输入端；所述鉴相器的输出端连接环路滤波器的输入端；所述环路滤波器的输出端连接压控振荡器的第一输入端；所述压控振荡器的输出端连接程序分频器的输入端；所述程序分频器的输出端连接鉴相器的第二输入端；所述鉴相器的输出端连接锁定监测电路的输入端，所述锁定监测电路的输出端连接压控振荡器的第二输入端；锁相环相对现有技术噪声更低。

技术领域

本实用新型属于电子领域，特别涉及对锁相环的改进。

背景技术

传统锁相环电路如图1所示,参考频率源输出基准频率fr,鉴相器PD将频率fr与fout经程序分频器反馈回的频率进行比较，PD输出电压与比较结果相关，经由环路滤波器LF滤波后，送入压控振荡器VCO，VCO根据PD输出对 fout进行调节。如此形成一个负反馈回路，使得电路输出频率fout稳定在fr 的倍频上(由程序分频器决定)，达到频率锁定的目的。在锁相环电路的设计中，相位噪声作为重要的衡量指标之一，传统的锁相环电路由于结构简单在降低相位噪声方面有所改进之处。

实用新型内容

本实用新型在传动的锁相环的基础上增加锁定监测电路其可以根据鉴相器的频率锁定状态输入来对压控振荡器VCO的KVCO增益进行调节，当频率锁定稳定时，可降低压控振荡器VCO的KVCO增益，从而降低了相位噪声。

具体而言

所述锁相环结构，包括，参考频率源，鉴相器，环路滤波器，压控振荡器，程序分频器，锁定监测电路；所述参考频率的输出端连接鉴相器的参考频率输入端；所述鉴相器的输出端连接环路滤波器的输入端；所述环路滤波器的输出端连接压控振荡器的第一输入端；

所述压控振荡器的输出端连接程序分频器的输入端；所述程序分频器的输出端连接鉴相器的第二输入端；

所述鉴相器的输出端连接锁定监测电路的输入端，所述锁定监测电路的输出端连接压控振荡器的第二输入端。

优选地，所述鉴相器包括鉴频鉴相器和电荷泵，所述电荷泵的输出端连接环路滤波器的输入端。

优选地，所述鉴相器的up端口upb端口dn端口和dnb端口与所述电荷泵的up端口、upb端口、dn端口、dnb端口连接。

优选地，所述鉴相器的up端口upb端口dn端口和dnb端口与锁定监测电路的up端口、upb端口、dn端口、dnb端口连接。

优选地，所述鉴相器参考端口连接参考频率源，所述鉴相器VCGB端口连接，所述程序分频器的反馈信号。

优选地，所述低通滤波器的输出端口连接压控振荡器的电压控制端口 Vctrl。

优选地，锁定监测电路包括第一串联的与非门与第二串联的与非门，所述第一第二串联的与非门的输入端分别为UP端口DNB端口，UPB端口和DN端口所述第一、第二串联与非门的输出端，连接串联或非门的输入端；所述或非门的输出端作为PMOS基极和或门输入端，所述或门另一输入端输入所述压控振荡器的监测信号。

本实用新型相对现有技术锁相环至少具有以下几个优点

1)在传统锁相环电路的基础上增加锁定检测和KVCO增益控制电路。

2)PLL锁定后，通过锁定检测电路，把VCO的增益降低。

3)更低的相位噪声。

附图说明

图1是现有技术中锁相环整体结构示意图。

图2是锁相环模块结构示意图。

图3是锁相环各模块之间连接关系示意图。