[实用新型]像素驱动电路和显示装置

权利要求书

1.一种像素驱动电路，用于驱动发光元件，其特征在于，所述像素驱动电路包括电压控制电路和发光时间控制电路，其中，

所述电压控制电路用于根据第一数据线提供的第一数据电压，控制电压写入节点的电压；

所述发光时间控制电路分别与第二数据线、所述电压写入节点、参考电压端和所述发光元件的第一极电连接，用于根据所述第二数据线提供的第二数据电压和所述参考电压端提供的参考电压，控制所述电压写入节点与所述发光元件的第一极之间导通或断开；

所述发光元件的第二极与第一电压端电连接。

2.如权利要求1所述的像素驱动电路，其特征在于，所述发光时间控制电路包括发光时间控制晶体管、第二数据电压写入电路和时间控制电容，其中，

所述发光时间控制晶体管的控制极与控制节点电连接，所述发光时间控制晶体管的第一极与所述电压写入节点电连接，所述发光时间控制晶体管的第二极与所述发光元件的第一极电连接；

所述第二数据电压写入电路用于在第二数据电压写入控制信号的控制下，控制将第二数据线提供的第二数据电压提供至所述控制节点；

所述时间控制电容的第一端与所述控制节点电连接，所述时间控制电容的第二端与所述参考电压端电连接。

3.如权利要求2所述的像素驱动电路，其特征在于，所述第二数据电压写入电路包括第一晶体管和第二晶体管；所述第二数据电压写入控制信号包括第一栅极驱动信号和第二栅极驱动信号；

所述第一晶体管的控制极与第一栅线电连接，所述第一晶体管的第一极与所述第二数据线电连接，所述第一晶体管的第二极与所述控制节点电连接；

所述第二晶体管的控制极与第二栅线电连接，所述第二晶体管的第一极与所述第二数据线电连接，所述第二晶体管的第二极与所述控制节点电连接；

所述第一栅线用于提供所述第一栅极驱动信号，所述第二栅线用于提供所述第二栅极驱动信号；

所述第一晶体管为n型晶体管，所述第二晶体管为p型晶体管。

4.如权利要求1至3中任一权利要求所述的像素驱动电路，其特征在于，还包括发光控制电路；

所述发光控制电路连接于所述发光时间控制电路与所述发光元件的第一极之间，用于在发光控制线提供的发光控制信号的控制下，控制所述发光时间控制电路与所述发光元件的第一极之间连通。

5.如权利要求4所述的像素驱动电路，其特征在于，所述发光控制电路包括发光控制晶体管；

所述发光控制晶体管的控制极与所述发光控制线电连接，所述发光控制晶体管的第一极与所述发光控制电路电连接，所述发光控制晶体管的第二极与所述发光元件的第一极电连接。

6.如权利要求1至3中任一权利要求所述的像素驱动电路，其特征在于，所述电压控制电路包括第一数据电压写入电路、源跟随晶体管和存储电容；

所述源跟随晶体管的栅极与第一节点电连接，所述源跟随晶体管的漏极与电源电压端电连接，所述源跟随晶体管的源极与所述电压写入节点电连接；

所述第一数据电压写入电路用于在第一数据电压写入控制信号的控制下，控制将第一数据线提供的第一数据电压提供至所述第一节点；

所述存储电容的第一端与所述第一节点电连接，所述存储电容的第二端与所述电源电压端电连接。

7.如权利要求6所述的像素驱动电路，其特征在于，所述第一数据电压写入控制信号包括第三栅极驱动信号和第四栅极驱动信号；

所述第一数据电压写入电路包括第三晶体管和第四晶体管；

所述第三晶体管的控制极与第三栅线电连接，所述第三晶体管的第一极与所述第一数据线电连接，所述第三晶体管的第二极与所述第一节点电连接；

所述第四晶体管的控制极与第四栅线电连接，所述第四晶体管的第一极与所述第一数据线电连接，所述第四晶体管的第二极与所述第一节点电连接；

所述第三栅线用于提供所述第三栅极驱动信号，所述第四栅线用于提供所述第四栅极驱动信号；

所述第三晶体管为n型晶体管，所述第四晶体管为p型晶体管。