[实用新型]一种高性能的锁相式数字频率合成装置

权利要求书

1.一种高性能的锁相式数字频率合成装置，其特征在于，包括：晶振电路、DSP装置、DDS装置、混频器、带通滤波器、鉴相器、低通滤波装置、放大器、压控振荡器、双模前置分频器、N分频器，其中，晶振电路的输出端的DDS装置的输入端连接，DSP装置的输出端与所述DDS装置的输入端连接，所述晶振电路的输出端与所述混频器的输入端连接，所述混频器的输出端与所述带通滤波器的输入端连接，所述带通滤波器的输出端与所述鉴相器的输入端连接，所述鉴相器的输出端与所述低通滤波装置的输入端连接，所述低通滤波装置的输出端与放大器的输入端连接，所述放大器的输出端与压控振荡器的输入端连接，所述压控振荡器的输出端与所述双模前置分频器的输入端连接，所述双模前置分频器的输出端与N分频器的输入端连接，所述N分频器的输出端与所述鉴相器的输入端连接，其中，

所述DDS装置包括：参考时钟源、第一相位累加器、相位寄存器、第二相位累加器、相幅转换器、D/A转换器和低通滤波装置，其中，所述参考时钟源的输出端分别与所述D/A转换器和所述第一相位累加器连接，所述第一相位累加器的输出端与所述相位寄存器连接，所述相位寄存器与所述第二相位累加器连接，所述第二相位累加器对输出端与所述D/A转换器的输入端连接，所述述D/A转换器的输出端进一步与所述低通滤波装置的输入端连接，

所述压控振荡器包括：谐振回路和压控振荡电路，其中，所述谐振回路包括第一变容二极管、第二变容二极管、第三变容二极管和第四变容二极管、第一电感，第一变容二极管的反向端和第二变容二极管的反向端连接，第三变容二极管的反向端与第四变容二极管的反向端连接，所述第一电感并联在所述第一变容二极管和第二变容二极管之间、第三变容二极管和第四变容二极管之间，在所述第一电感的两端进一步连接所述压控振荡电路；

所述压控振荡电路包括：第一三极管的基极和发射级之间连接有电阻，第一三极管对发射级进一步与第二三极管的集电极连接，第二三极管的基极与第三三极管的集电极连接，第三三极管的基极接偏置电压，进一步连接第四三极管的基极，第四三极管和第五三极管的发射级共同通过电阻连接至第六三极管的集电极，所述第五三极管的集电极与第七三极管的基极，所述第七三极管的集电极与第八三极管的基极连接，第八三极管的发射级和第九三极管的发射级连接，第九三极管的集电极与第十三极管基极连接，所述第十三极管的发射级作为输出端与所述双模前置分频器连接；

其中，所述D/A转换器的数据输入端与限幅转换器连接，所述D/A转换器的第一输出端与比较器的负向输入端连接，所述D/A转换器的第二输出端与比较器的正向输入端连接，所述比较器的输出端与所述低通滤波装置连接；

其中，所述鉴相器、低通滤波装置、放大器、压控振动器、双模前置分频器和程序计数器构成锁相环。

2.如权利要求1所述的高性能的锁相式数字频率合成装置，其特征在于，所述低通滤波装置包括：第一电阻、第二电阻、第一电容、第二电容和运算放大器，其中，所述第一电阻的一端与所述比较器的输出端连接，所述第一电阻的另一端与所述第二电阻的一端连接，所述第二电阻的另一端与所述运算放大器的正极端和所述第二电容的一端连接，所述第二电容的另一端接地，所述运算放大器的负极端与所述运算放大器的输出端连接，所述第一电阻的另一端进一步与第一电容的一端连接，所述第一电容的另一端与所述运算放大器的输出端连接。

3.如权利要求1所述的高性能的锁相式数字频率合成装置，其特征在于，所述DSP装置采用型号TMS320C5402的DSP芯片。

4.如权利要求1所述的高性能的锁相式数字频率合成装置，其特征在于，所述双模前置预分频器包括：高速分频器、第一减法计数器、第二减法计数器，所述高速分频器的输出端与所述第一减法计数器的输入端、第二减法计数器的输入端和与门的两个输入端连接，所述第一减法计数器进一步与内部的数字鉴相器连接。