[实用新型]一种CMOS集成电路抗单粒子效应加固电路有效
| 申请号： | 201922171793.4 | 申请日： | 2019-12-06 |
| 公开（公告）号： | CN210578492U | 公开（公告）日： | 2020-05-19 |
| 发明（设计）人： | 武唯康;廖春连;常迎辉;李斌;刘长龙;田素雷 | 申请（专利权）人： | 中国电子科技集团公司第五十四研究所 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003;H03K19/0948 |
| 代理公司： | 河北东尚律师事务所 13124 | 代理人： | 王文庆 |
| 地址： | 050081 河北省石家庄市中山西路5*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 cmos 集成电路 粒子 效应 加固 电路 | ||
1.一种CMOS集成电路抗单粒子效应加固电路，包括上拉网络和下拉网络；其特征在于：还包括用于设置上拉网络和下拉网络中晶体管的源极和衬底电压的源衬电压设置网络；上拉网络的电源端口和衬底电压端口，以及下拉网络的接地端口和衬底电压端口均连接至源衬电压设置网络的输出端，所述上拉网络和下拉网络相连，且连接点作为整个加固电路的输出端，所述源衬电压设置网络、上拉网络和下拉网络的输入端相连，作为整个加固电路的输入端。
2.根据权利要求1所述的一种CMOS集成电路抗单粒子效应加固电路，其特征在于：所述源衬电压设置网络的输出电压与整个加固电路输出端的电压相同。
3.根据权利要求1所述的一种CMOS集成电路抗单粒子效应加固电路，其特征在于：所述源衬电压设置网络由上下两部分组成，其中，上部分的结构与所述上拉网络相同，下部分的结构与所述下拉网络相同，上下两部分相连，连接处形成源衬电压设置网络的输出端，同时，上下两部分共用输入端，连接至整个加固电路的输入端。
4.根据权利要求1所述的一种CMOS集成电路抗单粒子效应加固电路，其特征在于：所述源衬电压设置网络由上下两部分组成，其中，上部分的结构为将所述上拉网络中的PMOS器件依据尺寸进行拆分或合并所得的电路，下部分的结构为将所述下拉网络中的NMOS器件依据尺寸进行拆分或合并所得的电路，上下两部分相连，连接处形成源衬电压设置网络的输出端，同时，上下两部分共用输入端，连接至整个加固电路的输入端。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十四研究所，未经中国电子科技集团公司第五十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201922171793.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：IGBT电路板及IGBT模块
- 下一篇：一种变压器用智能温控装置
