[实用新型]一种单光子探测器死时间控制电路实现装置

权利要求书

1.一种单光子探测器死时间控制电路实现装置，其特征在于，它包括：第一逻辑芯片组、第二逻辑芯片组、第一触发器、第二触发器、时钟分配电路、控制单元、雪崩电路、信号处理芯片、脉冲展宽电路，

所述时钟分配电路的探测脉冲接收引脚与脉冲展宽电路连接，时钟分配电路的时钟脉冲引脚分别与所述第一触发器的CLK引脚、所述第二触发器的CLK引脚和所述控制单元的时钟接收端连接；

所述第一触发器的R引脚与所述控制单元的第一控制信号输出引脚连接，所述第一触发器的引脚D配置高电平；

所述第二触发器的R引脚与所述控制单元的第二控制信号输出引脚连接，所述第二触发器的引脚D配置高电平；

所述第一逻辑芯片组的电平输入引脚与所述第一触发器的Gate_nQ引脚连接，电平输出引脚与门控驱动电路的输入端连接；

所述第二逻辑芯片组电平输入端侧与所述第二触发器的ACC_nQ引脚连接，电平输出引脚与信号处理芯片的第一电平输入引脚连接。

2.根据权利要求1所述的单光子探测器死时间控制电路实现装置，其特征在于，所述第一逻辑芯片组的电平输入引脚还与第一延时芯片的信号输出引脚连接。

3.根据权利要求1所述的单光子探测器死时间控制电路实现装置，其特征在于，所述第二逻辑芯片组的电平输入引脚还与第二延时芯片的信号输出引脚连接。

4.根据权利要求2所述的单光子探测器死时间控制电路实现装置，其特征在于，所述第一逻辑芯片组包括第一逻辑芯片和第二逻辑芯片，

所述第一逻辑芯片的信号输入引脚与所述第一延时芯片的信号输出引脚连接，还与所述第二逻辑芯片的信号输出引脚连接；

所述第二逻辑芯片的信号输入引脚与所述第一延时芯片的信号输出引脚连接，还与所述第一触发器的Gate_nQ引脚连接。

5.根据权利要求3所述的单光子探测器死时间控制电路实现装置，其特征在于，所述第二逻辑芯片组包括第三逻辑芯片和第四逻辑芯片，

所述第三逻辑芯片的信号输入引脚与所述第二延时芯片的信号输出引脚连接，还与所述第四逻辑芯片的信号输出引脚连接；

所述第四逻辑芯片的信号输入引脚与所述第二延时芯片的信号输出引脚连接，还与所述第二触发器的ACC_nQ引脚连接。

6.根据权利要求1所述的单光子探测器死时间控制电路实现装置，其特征在于，所述控制单元的第一控制信号输出引脚Gate_D_R与所述第一触发器的R引脚连接。

7.根据权利要求1所述的单光子探测器死时间控制电路实现装置，其特征在于，所述控制单元的第二控制信号输出引脚Acc_D_R与所述第二触发器的R引脚连接。

8.根据权利要求1所述的单光子探测器死时间控制电路实现装置，其特征在于，还包括：门控驱动电路、雪崩电路、高速比较器，

所述门控驱动电路的输出端与雪崩电路连接后经所述高速比较器与所述信号处理芯片的第二电平输入引脚连接，所述信号处理芯片的电平输出引脚与所述脉冲展宽电路连接。