[实用新型]一种无压缩高清视频传输系统

说明书

本实用新型公开一种无压缩高清视频传输系统，包括发送端和接收端，发送端的输入端输入高清视频信号，发送端的输出端与接收端的输入端相连，接收端的输出端输出高清视频信号。本实用新型采用FPGA和DDR存储芯片完成图像数据的转发，而不需要单独传输高清视频信号的时钟信号，通过此技术可以有效的降低高清视频图像传输的设备成本，同时可以保持原始的图像质量。

技术领域

本实用新型涉及光电通信技术领域，具体涉及一种无压缩高清视频传输系统。

背景技术

随着各种无人值守的站点逐渐普及，而且高清视频使用也越来越广泛，包括高清视频信号在内的各种信号需要进行远距离传输。高清视频信号数据带宽大、对时钟要求高，用于标清视频光传输系统的方案已不适用于高清视频传输系统。现有的高清视频数字化传输方案中大多采用将高带宽的高清视频数据压缩到低带宽的码流，然后通过网络或者光纤传输。虽然这种方法传输可以节省传输链路带宽，但不能保证图像质量，经过压缩后图像将出现边缘模糊等现象，不能应用在对图像质量要求较高的场合。而无压缩传输需要将图像数据与像素时钟一并传输，以保证接收端视频能够正确恢复，这种方法虽然可以保证图像质量，但需要用到多根光纤，系统建设成本和传输成本较高。

实用新型内容

本实用新型针对现有高清视频传输中数据和时钟的同步问题，提供一种无压缩高清视频传输系统。

为解决上述问题，本实用新型是通过以下技术方案实现的：

一种无压缩高清视频传输系统，包括发送端和接收端，发送端的输入端输入高清视频信号，发送端的输出端与接收端的输入端相连，接收端的输出端输出高清视频信号；所述发送端由视频解码器、发送FPGA控制器和发送DDR存储器组成；视频解码器的输出端形成发送端的输入端；视频解码器的输出端连接发送FPGA控制器的输入端，发送FPGA控制器的输出端形成发送端的输出端；发送DDR存储器与发送FPGA控制器相连；所述接收端由接收FPGA控制器、接收DDR存储器和视频编码器组成；接收FPGA控制器的输入端形成接收端的输入端；接收FPGA控制器的输出端连接视频编码器的输入端，视频编码器的输出端形成接收端的输出端；接收DDR存储器与接收FPGA控制器相连。

上述发送FPGA控制器进一步由图像分析模块、发送数据存储模块、发送数据读取模块、数据发送模块、电光转换模块、以及发送存储器控制器组成；图像分析模块的输入端形成发送FPGA控制器的输入端，图像分析模块的视频图像信号输出端连接发送数据存储模块的输入端，发送数据存储模块的输出端连接发送存储器控制器的输入端，发送存储器控制器的输出端连接发送数据读取模块的输入端，发送数据读取模块的输出端连接数据发送模块的输入端，数据发送模块的输出端连接电光转换模块的输入端，电光转换模块的输出端形成发送FPGA控制器的输出端；图像分析模块的同步信号输出端分别连接发送数据存储模块和数据发送模块的同步信号输入端。

上述接收FPGA控制器进一步由光电转换模块、数据接收模块、接收数据存储模块、接收数据读取模块、信号再生模块、以及接收存储器控制器组成；光电转换模块的输入端形成接收FPGA控制器的输入端，光电转换模块的输出端连接数据接收模块的输入端，数据接收模块的输出端连接接收数据存储模块的输入端，接收数据存储模块的输出端连接接收存储器控制器的输入端，接收存储器控制器的输出端连接接收数据读取模块的输入端，接收数据读取模块的输出端连接信号再生模块的视频图像信号输入端，信号再生模块的输出端形成接收FPGA控制器的输出端；数据接收模块和接收数据读取模块的同步信号输出端连接信号再生模块的同步信号输入端。

与现有技术相比，本实用新型利用FPGA和DDR缓存技术，可以实现单根光纤，单个波长、通过自主定义的数据包格式传输一路分辨率高达1080P60的高清视频信号。通过此项技术，传输一路高清视频信号只需要一片FPGA芯片，一片DDR缓存芯片和一个电光转换模块，再搭配上简单的外围电路，将极大的降低设备成本。

附图说明