[实用新型]背照式图像传感器

说明书

本实用新型提供一种背照式图像传感器，背照式图像传感器包括：具有若干像素单元的像素阵列；所述像素单元之间具有深层P型掺杂区域，所述深层P型掺杂区域连接相邻像素单元的P型阱区域；表面P型掺杂区域，适于连通相邻像素单元的钉扎层结构从而减少像素单元间的连通电阻，实现像素阵列上下行的连通，进而得以取消阵列中部的衬底连接，免除像素阵列中接地接触的暗电流影响，经试验数据验证优化了成像质量，提高了图像传感器的整体性能。

技术领域

本实用新型涉及半导体领域，尤其涉及一种背照式图像传感器。

背景技术

CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。因此，随着技术发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置（例如胃镜）、车用摄像装置等。

CMOS图像传感器根据光照射经过的器件层的顺序不同可划分为前照式图像传感器和背照式图像传感器，在现有的背照式图像传感器中暗电流是影响像素单元性能的重要因素。

在图像传感器中，像素阵列是器件的核心单元。现有的背照式图像传感器为了隔离MOS管器件，一种方式会选择在器件周围区域做出浅沟槽隔离结构（STI）。但STI表面隔离导致电阻较大，若在阵列外接入接地电压，会在像素阵列中产生明显的接地压降，从而在成像图案会体现为随像素离阵列边界距离而变化的“黑锅”现象，为此现有技术在STI表面隔离的基础上，采用像素阵列中制作衬底接触的方式可缓解或消除“黑锅”现象。除此之外，STI区域填充氧化硅作为绝缘隔离层，虽然能较好的隔离器件电流，但随着像素尺寸的逐渐减小，对光吸收的利用要求也逐渐提高。设计上去除STI，转而使用共接地的p型掺杂区域用于隔离，可以提高硅的面积利用率。然而过大的衬底电阻使阵列中的接地电极无法去除，因此传感器性能会受接地电极所产生的暗电流影响。此暗电流的大小随接地电极的真实电压而变动，因此会给成像带来区域分布不均匀的“白锅”现象，请继续参考图1、图2，图1为本实用新型现有技术CMOS图像传感器的像素结构的示意图，图2为图1沿A-A方向的侧面剖视图。

图1为四个分别由4个感光单元共用一个浮置扩散区（FD）130的像素单元结构，图示的像素阵列结构在设计中不采用STI方式，而是在中间区域采用共接地的P型掺杂区域131进行隔离，图2显示为P型掺杂区域的侧面剖视图。如上所述，过大的衬底电阻会导致像素阵列的接地电极无法去除，带来严重的暗电流现象，进而影响图像传感器的成像效果。

实用新型内容

本实用新型的目的在于提供一种背照式图像传感器，

所述背照式图像传感器包括：具有若干像素单元的像素阵列；

所述像素单元之间具有深层P型掺杂区，所述深层P型掺杂区连接相邻像素单元的P型阱区域；

表面P型掺杂区，适于连通相邻像素单元的钉扎层区域；

优选的，所述像素阵列还包括：提供具有负压的像素单元之间的隔离MOS管；

优选的，所述负压视隔离MOS管两侧电场强度而定，为0至-3.3 V；

优选的，所述深层P型掺杂区的深度为0.05um至1 um。

本实用新型不采用通过P型重掺杂通孔方式连接衬底方式，而采用深层P型掺杂区域连接相邻的像素单元的P型掺杂阱区域，实现像素阵列上下行的连通；采用表面P型掺杂区域连通相邻像素单元的钉扎层结构；在像素结构无STI结构时，于像素单元之间的隔离MOS管上提供负电压，使MOS管沟道进入积累状态从而减少像素单元间的连通电阻，免除阵列中接地接触的暗电流影响，经试验数据验证优化了成像质量，提高了图像传感器的整体性能。

附图说明