[实用新型]半导体结构

说明书

本实用新型涉及一种半导体结构，包括：介电层；导线层，位于介电层内；低介电常数材料层，位于介电层内或位于介电层的上表面，且至少位于相邻导线层之间。使得在半导体结构中同层相邻铜线之间的寄生电容减小，达到有效减小半导体结构中同层相邻铜线之间的寄生电容的效果，提升器件的可靠性和使用寿命。

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种半导体结构。

背景技术

在半导体制造过程中，随着集成电路特征尺寸的减小，由单大马士革工艺形成的铜金属线的间距很小，且铜金属线的电阻率会急剧增大，尤其是在90nm 及其以下制程节点时更为明显；这将导致相邻铜金属线之间会产生较大的寄生电容，这对器件的可靠性以及使用寿命都有很大影响。

实用新型内容

基于此，有必要针对上述技术问题，提供一种半导体结构。

本实用新型提供了一种半导体结构，包括：

介电层；

导线层，位于所述介电层内；

低介电常数材料层，位于所述介电层内或位于所述介电层的上表面，且至少位于相邻所述导线层之间。

通过上述技术方案，使得在半导体结构中同层相邻铜线之间的寄生电容减小，达到有效减小半导体结构中同层相邻铜线之间的寄生电容的效果，提升器件的可靠性和使用寿命。

在其中一个实施例中，所述低介电常数材料层位于所述介电层内，且位于相邻所述导线层之间的所述低介电常数材料层包括一体连接的水平部和倾斜部，所述倾斜部位于所述水平部的两侧，且所述倾斜部的底部与所述水平部相连接。

在其中一个实施例中，所述水平部不高于所述导线层的底部。

在其中一个实施例中，所述低介电常数材料层位于所述介电层内，位于所述导线层外围，且位于所述导线层与所述介电层之间。

在其中一个实施例中，所述低介电常数材料层位于所述介电层的上表面，所述导线层沿厚度方向穿过所述低介电常数材料层且延伸至所述介电层内。

在其中一个实施例中，还包括：

导电结构，位于所述介电层内，且位于所述导线层的下方。

在其中一个实施例中，所述导电结构包括导电金属层和阻挡层，所述阻挡层位于所述导电金属层与所述介电层之间，所述导电金属层与所述导线层电连接。

在其中一个实施例中，还包括：

金属阻挡层，位于所述导线层与所述导电结构之间、导线层与所述介电层之间及所述导线层与所述低介电常数材料层之间。

在其中一个实施例中，还包括：

保护层，覆盖所述低介电常数材料层的上表面和导线层的上表面或覆盖所述低介电常数材料层的上表面、导线层的上表面和介电层的上表面。

在其中一个实施例中，所述低介电常数材料层为氮碳化硅层，所述介电层包括氧化硅层或氮化硅层。

附图说明

图1为本实用新型一个实施例展示半导体结构的制备方法流程图；

图2为本实用新型另一个实施例展示半导体结构的制备方法流程图；

图3为本实用新型的一个实施例中提供介电层后的截面结构示意图图；

图4为本实用新型一个实施例中形成沟槽后的截面结构示意图；

图5至图6为本实用新型一个实施例中形成导线层和金属阻挡层的截面结构示意图；

图7为本实用新型一个实施例中形成沟槽后的截面结构示意图；