[实用新型]一种OSPI控制装置

说明书

本实用新型公开了一种OSPI控制装置，包括中央处理器通过总线与OSPI控制器的XIP接口连接，OSPI控制器通过XIP接口与高速缓冲存储器cache连接；所述OSPI控制器的XIP接口与FIFO存储器连接，FIFO存储器通过OSPI接口与外部存储器连接；所述中央处理器的读数据命令经由总线通过XIP接口发送至高速缓冲存储器cache中；所述XIP接口通过总线接收中央处理器的写数据命令和被写入数据，将写数据命令通过OSPI接口发送至外部存储器；将被写入数据发送至FIFO存储器中，FIFO存储器将接收的被写入数据通过OSPI接口发送至外部存储器。在XIP接口通路中增加高速缓冲存储器cache，通过XIP接口与高速缓冲存储器cache和FIFO存储器的连接，实现在XIP接口通路进行读数据和写操作。

技术领域

本实用新型涉及控制器存储和读取技术领域，特别是涉及一种OSPI控制装置。

背景技术

本部分的陈述仅仅是提供了与本实用新型相关的背景技术信息，不必然构成在先技术。

随着科技的不断进步，各种新兴市场(如人工智能，物联网和智能家居等)的不断发展，对于各种芯片功能的要求越来越高，随之而来对于芯片上数据的传输速度和存储容量的要求也不断增加，而芯片内部的存储单元的成本很高，这就要求发展片外存储单元，片外存储单元容量不断提升的同时，与芯片之间数据的传输速度也需要不断提高。

Octal SPI(八线SPI)，即OSPI，是在摩托罗拉公司推出的SPI(串行外设接口)的基础上逐渐扩展起来的，由SPI到双线，四线到目前的八线SPI，传统的OSPI控制器主要存在两个缺点：

一是OSPI控制器与系统总线之间的数据传输速度远超过OSPI控制器与外部存储单元之间的数据传输速度，因为系统总线的始终频率一般在200MHz以上，数据线的位宽为32位或64位，而OSPI总线的始终频率一般在100MHz～200MHz，数据线位宽最多为8位；

二是XIP接口通路只能进行读数据操作，不能进行写操作，当需要进行写操作时需要从XIP接口切换到系统从接口进行数据的写入，极大的影响了传输的实时性和OSPI的工作效率。

实用新型内容

为了解决上述问题，本实用新型提出了一种OSPI控制装置，在XIP接口通路中增加高速缓冲存储器cache，通过XIP接口与高速缓冲存储器cache和FIFO存储器的连接，实现在XIP接口通路进行读数据和写操作。

为了实现上述目的，本实用新型采用如下技术方案：

第一方面，本实用新型提供一种OSPI控制装置，包括：中央处理器、OSPI控制器、高速缓冲存储器cache、FIFO存储器和外部存储器；

所述中央处理器通过总线与OSPI控制器的XIP接口连接，OSPI控制器通过XIP接口与高速缓冲存储器cache连接；

所述OSPI控制器的XIP接口与FIFO存储器连接，FIFO存储器通过OSPI接口与外部存储器连接；

所述中央处理器的读数据命令经由总线通过XIP接口发送至高速缓冲存储器cache中；

所述XIP接口通过总线接收中央处理器的写数据命令和被写入数据，将写数据命令通过OSPI接口发送至外部存储器；将被写入数据发送至FIFO存储器中，FIFO存储器将接收的被写入数据通过OSPI接口发送至外部存储器。

作为可能的一些实现方式，所述XIP接口通过总线接收中央处理器的读数据命令，将读数据命令通过OSPI接口发送至外部存储单元；

外部存储单元将目标数据通过OSPI接口发送到FIFO存储器中。

作为可能的一些实现方式，所述OSPI接口将写数据命令发送至外部存储器，还包括OSPI接口接收数据擦除命令发送至外部存储器。