[实用新型]一种可重构信息单元阵列组合结构

说明书

本实用新型涉及计算机领域，尤其涉及一种可重构信息单元阵列组合结构，包括宿主机，所述宿主机包括主处理器、主存储器、输入电路和输出电路，包括可重构信息处理单元，所述可重构信息处理单元设置有计算数据传输接口、配置数据传输接口、内部寄存器和配置数据缓冲器，包括外部存储器，所述外部存储器设置有高速缓存器。本实用新型的主存储器设置有宿主机高速缓存器，同时外部存储器设置有高速缓存器并与可重构信息处理单元连接，提高了宿主机与可重构信息处理单元的协同性；此外本实用新型设置有6个可重构阵列，并通过一级总线、二级总线、三级总线和四级总线将6个可重构阵列与高速缓存器、配置数据缓冲器、内部寄存器连接，提高了计算能力。

技术领域

本实用新型涉及计算机领域，尤其涉及一种可重构信息单元阵列组合结构。

背景技术

计算系统能够利用可重用的硬件资源，根据不同的应用需求，灵活的改变自身的体系结构，以便为每个特定的应用需求提供与之相匹配的体系结构，那么这一计算系统就称为可重构的计算系统，其体系结构称为可重构的体系结构。可重构体系结构目前已成为学术界和工业界的研究热点，并且已经有许多令人瞩目的研究成果和工业产品面世。可重构计算系统提供了一种介于通用计算机和专用计算系统 ASIC之间的计算手段。通用计算机是面向通用应用领域进行设计的，其设计目标主要是能够灵活地处理不同的计算任务，这使得通用计算机具有很大的灵活性和应用范围，但对某些特殊的应用领域却难以取得高性能。专用集成电路 ASIC 是针对某种特殊应用设计的计算系统，对于特定的计算任务，ASIC 表现出极高的性能，但无法处理特定计算任务之外的其它任务。通用计算机和 ASIC代表了两种极端的计算手段，通用计算机具有最大的灵活性和低性能，ASIC 具有最高的性能和最差的灵活性。而现在有许多应用需求既要求较高的性能，又需要一定的灵活性。

现有技术存在的的问题有可重构计算系统的宿主机与可重构信息处理单元协同效率低，可重构信息处理单元计算能力不够强。

实用新型内容

针对上述现有技术存在的技术问题，本实用新型提供一种宿主机与可重构信息处理单元协同效率高，可重构信息处理单元计算能力强的可重构信息单元阵列组合结构。

为了达成上述技术目的，本实用新型采用如下技术方案：

一种可重构信息单元阵列组合结构，所述结构包括：宿主机、外部存储器和可重构信息处理单元，所述宿主机包括主处理器、主存储器、输入电路和输出电路；所述可重构信息处理单元设置有计算数据传输接口、配置数据传输接口、内部寄存器和配置数据缓冲器，所述可重构信息处理单元通过计算数据传输接口与宿主机连接；所述外部存储器设置有高速缓存器，所述高速缓存器通过计算数据传输接口和配置数据传输接口与可重构信息处理单元连接；所述主存储器设置有宿主机高速缓存器，所述宿主机高速缓存器与配置数据缓冲器通过配置数据传输接口连接。

进一步的，所述主处理器采用RISC微处理器，所述RISC 微处理器型号为MPC7448处理器。

进一步的，所述主存储器设置有宿主机高速缓存器，所述宿主机高速缓存器与配置数据缓冲器通过配置数据传输接口连接。

进一步的，所述可重构信息处理单元包括6个具有相同结构的可重构阵列，所述可重构阵列内设置有不少于64个计算单元，所述计算单元采用采用环形一维互连的方式连接，所述计算单元计算单元可实现加、减、乘、除四种运算。

进一步的，所述6个可重构阵列与内部寄存器、配置数据缓冲器采用多维互连方式连接，所述多维互连方式设置有一级总线、二级总线、三级总线和四级总线，所述配置数据缓冲器通过一级总线与高速缓存器连接，所述配置数据缓冲器通过二级总线与可重构阵列，所述可重构阵列通过三级总线与内部寄存器连接，所述6个可重构阵列采用四级总线环形一维连接。

与现有技术相比，本实用新型的有益效果：