[实用新型]一种数字延迟锁相环

权利要求书

1.一种数字延迟锁相环，其特征在于，包括环形振荡模块(101)、分频模块(102)、时钟同步模块(103)、延迟链代码产生模块(104)以及延迟链单元(105)，其中，

所述环形振荡模块(101)用于产生计数时钟；

所述分频模块(102)连接所述环形振荡模块(101)并输入参考时钟，用于对所述参考时钟和所述计数时钟分别进行分频处理，输出分频计数时钟和分频参考时钟；

所述时钟同步模块(103)连接所述分频模块(102)，用于对所述分频计数时钟和所述分频参考时钟进行时钟同步处理，输出同步计数时钟和同步参考时钟；

所述延迟链代码产生模块(104)连接所述时钟同步模块(103)，用于通过所述同步计数时钟对所述同步参考时钟进行计数，并根据计数值产生延迟链控制信号；

所述延迟链单元(105)连接所述延迟链代码产生模块(104)，用于根据所述延迟链控制信号产生与所述参考时钟具有预定相位差的输出时钟信号。

2.根据权利要求1所述的数字延迟锁相环，其特征在于，所述分频模块(102)包括第一分频器(1021)和第二分频器(1022)，其中，所述第一分频器(1021)用于对所述参考时钟进行2ⁿ¹次分频处理，并输出所述分频计数时钟；所述第二分频器(1022)的输入端连接所述环形振荡模块(101)的输出端，用于对所述计数时钟进行2ⁿ²次分频处理，输出所述分频计数时钟，并且n1n2。

3.根据权利要求1所述的数字延迟锁相环，其特征在于，所述延迟链代码产生模块(104)包括计数单元(1041)、近似滤波代码生成单元(1042)、代码产生单元(1043)和控制信号产生单元(1044)，其中，

所述计数单元(1041)连接所述时钟同步模块(103)，用于在所述同步参考时钟处于高电平时利用所述同步计数时钟对所述同步参考时钟进行计数，以获得所述同步参考时钟相对于所述同步计数时钟的二进制周期数；

所述近似滤波代码生成单元(1042)连接所述计数单元(1041)，用于接收所述二进制周期数的部分位宽进行处理，生成二进制进位信号；

所述代码产生单元(1043)连接所述计数单元(1041)和所述近似滤波代码生成单元(1042)，用于根据所述二进制周期数和所述二进制进位信号，产生二进制延迟链代码；

所述控制信号产生单元(1044)连接所述代码产生单元(1043)和所述延迟链单元(105)，用于根据所述二进制延迟链代码产生延迟链控制信号。

4.根据权利要求3所述的数字延迟锁相环，其特征在于，还包括状态机模块(106)，分别连接所述计数单元(1041)、所述近似滤波代码生成单元(1042)和所述代码产生单元(1043)，所述状态机模块(106)用于在所述计数单元(1041)计数结束后控制所述近似滤波代码生成单元(1042)产生进位信号，并且用于根据所述二进制周期数和所述二进制进位信号产生更新信号，以控制所述代码产生单元(1043)产生和更新所述二进制延迟链代码。

5.根据权利要求3或4中任一项所述的数字延迟锁相环，其特征在于，还包括微调模块，所述微调模块连接至所述代码产生单元(1043)，用于根据用户设定产生相位精调信号，以生成用于所需的相位差。