[实用新型]一种应用于FPGA的自适应可校准ODT电路

说明书

本实用新型涉及一种应用于FPGA的自适应可校准ODT电路，包括：ODT电路模块、第一校准模块以及第二校准模块，其中，ODT电路模块包括第一终端电阻单元和第二终端电阻单元，第一终端电阻单元和第二终端电阻单元响应于传输信号的电压变化，完成自适应修调保持阻抗不变；第一校准模块连接第一终端电阻单元，用于对第一终端电阻单元进行校准；第二校准模块连接第二终端电阻单元，用于对第二终端电阻单元进行校准。本实用新型的应用于FPGA的自适应可校准ODT电路，设置的ODT电路模块的终端电阻在传输的信号摆幅变化时，可以自动调节电路电流，使其终端匹配电阻的阻抗保持不变。

技术领域

本实用新型属于FPGA的高速接口技术领域，具体涉及一种应用于FPGA的自适应可校准ODT电路。

背景技术

FPGA是由许多的逻辑单元构成的逻辑器件，其中逻辑单元包括门、查找表和触发器，它具有丰富硬件资源、强大并行处理能力和灵活可重配置能力，在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。

随着集成电路的发展，接口传输速度越来越高。发射器与接收器进行高速通信时，因传输线具有特性阻抗，会在接收器侧输入端接入与传输线特性阻抗值相等的匹配电阻，以减小信号反射，保证信号传输质量。ODT(On Die Termination，片内终端)电路就是将片外的匹配电阻集成在芯片内部实现阻抗匹配。阻抗匹配有两种电路形式，如图1a-1b所示，一种是输入终端接上拉电阻接入vccio/2，另一种是通过上下拉都接电阻，且上拉电阻连接电源vccio，下拉电阻接地，最终以戴维南等效电路作为阻抗匹配。通常odt电路的匹配阻抗会受到PVT(芯片制造过程中的工艺误差、应用电压因素以及应用温度因素)以及接口传输信号的电压变化的影响，导致其阻值发生变化，如何提供稳定精确的阻抗匹配成为ODT的难点。

实用新型内容

为了解决现有技术中存在的上述问题，本实用新型提供了一种应用于FPGA的自适应可校准ODT电路。本实用新型要解决的技术问题通过以下技术方案实现：

本实用新型提供了一种应用于FPGA的自适应可校准ODT电路，其特征在于，包括：ODT电路模块、第一校准模块以及第二校准模块，其中，所述ODT电路模块包括第一终端电阻单元和第二终端电阻单元，其中，

所述第一终端电阻单元和所述第二终端电阻单元响应于传输信号的电压变化，完成自适应修调保持阻抗不变；

所述第一校准模块连接所述第一终端电阻单元，用于对所述第一终端电阻单元进行校准；

所述第二校准模块连接所述第二终端电阻单元，用于对所述第二终端电阻单元进行校准；

所述第一校准模块包括第一电流镜单元、参考电阻、比较器以及控制单元，其中，

所述第一电流镜单元用于提供第一电流和第二电流，连接所述参考电阻和所述第一终端电阻单元；

所述参考电阻用于根据所述第一电流产生参考电压，所述第一终端电阻单元用于根据所述第二电流产生第一终端电阻电压；

所述比较器的第一输入端输入所述参考电压，第二输入端输入所述第一终端电阻电压，输出端输出比较结果；

所述控制单元连接所述比较器的输出端，用于根据所述比较结果输出控制信号，所述第一终端电阻单元响应于所述控制信号完成校准；

所述第二校准模块包括第二电流镜单元、所述参考电阻、所述比较器以及所述控制单元，其连接关系与所述第一校准模块相同，所述第二终端电阻单元响应于所述控制信号完成校准。

在本实用新型的一个实施例中，所述第一终端电阻单元包括第一PMOS管、第一使能部和若干第一等效电阻部，其中，

所述第一PMOS管的栅极连接信号传输端，漏极连接接地端；