[实用新型]一种基于FPGA通用接口的双向MIPI接口电路

说明书

本实用新型涉及一种基于FPGA通用接口的双向MIPI接口电路，包括：FPGA芯片的四个I/O接口、分压电阻网络、下拉电阻网络和终端电阻网络，其中，四个I/O接口中至少有两个I/O接口为lvds信号的正、负端口；分压电阻网络包括第一分压电阻单元和第二分压电阻单元，第一分压电阻单元连接在lvds信号的正端口与一个I/O接口之间，第二分压电阻单元连接在lvds信号的负端口与另一个I/O接口之间；下拉电阻网络包括第一下拉电阻单元和第二下拉电阻单元，第一下拉电阻单元连接在lvds信号的正端口与接地端之间，第二下拉电阻单元连接在lvds信号的负端口与接地端之间；终端电阻网络连接在lvds信号的正端口与负端口之间。本实用新型的MIPI接口电路无需改变FPGA通用接口需求，同时兼容了MIPI接口。

技术领域

本实用新型属于接口兼容技术领域，具体涉及一种基于FPGA通用接口的双向MIPI接口电路。

背景技术

FPGA是由许多的逻辑单元构成的逻辑器件，其中逻辑单元包括门、查找表和触发器，它具有丰富硬件资源、强大并行处理能力和灵活可重配置能力，在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。

移动动产业处理器接口MIPI(Mobile Industry Processor Interface)是MIPI联盟发起的为移动应用处理器制定的开放标准和规范，是目前主流的高速图像传输方式，主要应用在图像传感器与处理器(CSI接口)、处理器与显示器(DSI接口)之间数据传输。CSI接口、DSI接口采用名为D-PHY的物理层链路进行传输，并将接口标准化，从而增加了设计灵活性，同时降低了成本，设计复杂度，功耗和电磁干扰。

MIPI的D-PHY和信号电平如图1所示，D-PHY包括HS-TX(高速发送器)，LP-TX(低功耗发送器)，HS-RX(高速接收器)和LP-RX(低功耗接收器)。MIPI接口采用两路信号进行传输，MIPI接口传输模式分为两种，高速传输模式(HS MODE)和低功耗传输模式(LP MODE)。当MIPI进行高速传输时，两路信号相当于高速差分接口，可传输高达500Mhz的低压差分信号。当MIPI进行低功耗传输时，两路信号相当于各是LVCMOS12标准接口，传输幅度为1.2v的低速信号，如何同时兼容这两种工作模式成为难点。

目前针对FPGA与MIPI接口通信，通常采用两种方式，一种采用桥接芯片，如Meticom公司的MC20001、MC20901等，另外一种通过片外搭建电阻网络实现将FPGA输出信号转化为MIPI接口信号，如Lattice、Xilinx厂商。然而由于采用片外搭建电阻网络或桥接芯片实现MIPI接口，都难免增加成本，而且不能解决FPGA兼容MIPI接口的问题，另外，并且由于TX和RX的电源不同，需使用不同组的I/O(输入/输出)接口，无法避免线长的问题，并且不能实现数据的双向传输，占用接口资源较多，影响了FPGA的接口利用率。

实用新型内容

为了解决现有技术中存在的上述问题，本实用新型提供了一种基于FPGA通用接口的双向MIPI接口电路。本实用新型要解决的技术问题通过以下技术方案实现：

本实用新型提供了一种基于FPGA通用接口的双向MIPI接口电路，包括：FPGA芯片的四个I/O接口、分压电阻网络、下拉电阻网络和终端电阻网络，其中，

所述四个I/O接口中至少有两个I/O接口为lvds信号的正、负端口；

所述分压电阻网络包括第一分压电阻单元和第二分压电阻单元，所述第一分压电阻单元连接在所述lvds信号的正端口与一个I/O接口之间，所述第二分压电阻单元连接在所述lvds信号的负端口与另一个I/O接口之间；

所述下拉电阻网络包括第一下拉电阻单元和第二下拉电阻单元，所述第一下拉电阻单元连接在所述lvds信号的正端口与接地端之间，所述第二下拉电阻单元连接在所述lvds信号的负端口与接地端之间；