[实用新型]一种验证MCU中ADC模块的微电路

说明书

本实用新型揭示了一种验证MCU中ADC模块的微电路，面向待测对象MCU对接并信号接入ADC模块，其特征在于：该微电路为基于可编程逻辑器件及模数转换器搭建构成的波形发生器，且通过可编程逻辑器件载入的数字信号同步载入待测对象MCU，用于比对验证ADC模块的输出。本实用新型该微电路利用可编程逻辑器件引入验证数据串并通过高性能的模数转换器产生所需的模拟波形，达到专用信号发生器的输出效果，大幅降低了此类ADC模块的测试成本，便于低成本推广应用。

技术领域

本实用新型涉及数字IC设计过程中局部功能验证电路，尤其涉及一种低成本验证MCU中ADC模块的微电路。

背景技术

随着半导体智能芯片的日新月异、飞速发展，当前各类工业或生活用的电气设备越来越多地要求微型化，而在集成电路芯片设计、制造、推广的基础上，当前越来越多的功能设计往往通过软件方式在芯片中写入、测试和开放应用。

在众多的测试验证对象中，MCU中ADC模块的验证便是其中不可或缺的一环，以往对此的仿真验证，尤其是芯片实测需要购买专用的信号发生器提供验证所需的输入信号。而此类设备通常价格高昂，极大地增大了测试成本，一定程度上限制了集成电路芯片设计、制造的发展推进。

发明内容

为了克服现有技术的不足，本实用新型的目的旨在提出一种验证MCU中ADC模块的微电路，解决低成本且满足可选范围地提供模拟信号、验证ADC模块性能的问题。

本实用新型的上述目的，将通过以下技术方案得以实现：一种验证MCU中ADC模块的微电路，面向待测对象MCU对接并信号接入ADC模块，其特征在于：所述微电路为基于可编程逻辑器件及模数转换器搭建构成的波形发生器，且通过可编程逻辑器件载入的数字信号同步载入待测对象MCU，用于比对验证ADC模块的输出。

本实用新型技术方案应用实施后的显著效果为：利用可编程逻辑器件引入验证数据串并通过高性能的模数转换器产生所需的模拟波形，达到专用信号发生器的输出效果，大幅降低了此类ADC模块的测试成本，便于低成本推广应用。

附图说明

图1是本实用新型验证MCU中ADC模块的微电路的原理框图。

具体实施方式

以下便结合实施例附图，对本实用新型的具体实施方式作进一步的详述，以使本实用新型技术方案更易于理解、掌握。

如图1所示，该验证MCU中ADC模块的微电路的原理框图可见其概述方案，该微电路面向待测对象MCU对接并信号接入ADC模块；且微电路为基于可编程逻辑器件及模数转换器搭建构成的波形发生器，通过可编程逻辑器件载入的数字信号同步载入待测对象MCU，用于比对验证ADC模块的输出。

上述可编程逻辑器件可直接选用另一片性能全优的MCU，本实施例优选定为FPGA芯片及其外围输入部件。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（InputOutput Block）和内部连线（Interconnect）三个部分。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。通过运用