[实用新型]一种基于立体封装技术的SDRAM存储器

说明书

本实用新型公开了一种基于立体封装技术的SDRAM存储器，包括SDRAM芯片和基板，基板共三层且最上层的基板上设有一个SDRAM芯片，在相邻两个基板之间设有两个SDRAM芯片，基板上还设有第二对外引线桥，SDRAM芯片在基板上实现拓扑互连，引出的信号连接第二对外引线桥上，基板的下端设有底板，底板为对外引脚层且焊接有第一对外引线桥和对外引脚BGA焊盘，底板上设有BGA焊球，BGA焊球焊接在底板的对外引脚BGA焊盘上作为对外引脚。本实用新型采用立体封装技术单个存储器模块内完成五颗SDRAM拓扑互连布线，在PCB设计时不需要在进行繁琐的拓扑布线，大大缩短设计周期提高效率，且能够达到容量或位宽的扩展。

技术领域

本实用新型属于存储器的技术领域，尤其涉及一种基于立体封装技术的SDRAM存储器。

背景技术

在各电子系统中，SDRAM被广泛应用于运行存储。SDRAM作为电子系统的运存，其稳定性至关重要，在一些要求高的设计中还需要进行ECC数据校验。这样单颗SDRAM容量或位宽可能不能满足设计需求，往往需要使用多片SDRAM芯片进行容量或位宽的扩充，这样虽然满足了系统对存储容量或位宽的需求，但给后续PCB设计带来大量的工作。多片SDRAM在PCB设计中为能达到可靠的运行，还需要大量时间进行时序满足设计(等长)、阻抗设计等，这对板布局、布线都有一定的限制要求。常规的SDRAM设计如需扩容或位宽、带ECC数据校验，则需要额外增加1颗或多颗SDRAM芯片，多颗SDRAM芯片间数据或地址、控制信号进行拓扑互连，给后续PCB设计增加一些繁琐的布线及阻抗控制设计，在设计效率上有一定程度的限制。

实用新型内容

针对以上现有存在的问题，本实用新型提供一种基于立体封装技术的SDRAM存储器，采用立体封装技术单个存储器模块内完成五颗SDRAM拓扑互连布线，在PCB设计时不需要在进行繁琐的拓扑布线，大大缩短设计周期提高效率，且能够达到容量或位宽的扩展。

本实用新型的技术方案在于：

本实用新型提供一种基于立体封装技术的SDRAM存储器，包括SDRAM芯片和基板，所述基板共三层且处于最上层的基板的上端设有一个SDRAM芯片，在相邻两个基板之间设有两个SDRAM芯片；

所述基板上还设有第二对外引线桥，所述SDRAM芯片在基板上实现拓扑互连，引出的信号连接第二对外引线桥上；

所述基板的下端设有底板，所述底板为对外引脚层且其上焊接有第一对外引线桥和对外引脚BGA焊盘；

所述底板的下端设有BGA焊球，所述BGA焊球直接焊接在底板的对外引脚BGA焊盘上作为对外引脚。

进一步地，所述底板上方与处于最上层的基板上的SDRAM芯片之间包覆有灌装层，形成封装体。

进一步地，所述封装体的侧面上设有表面激光刻线，通过表面激光刻线实现信号间的连接，各层基板间通过表面激光刻线进行拓扑互连，从而缩短和减少了SDRAM芯片间的拓扑走线。

进一步地，所述SDRAM芯片相关的各个SDRAM地址A、BANK选择地址BA、行地址所存RAS、列地址所存CAS和写信号WE复用，且SDRAM芯片相关的片选CS、时钟使能CKE和时钟CK分2组，数据各自引出。

本实用新型由于采用了上述技术，使之与现有技术相比具体的积极有益效果为：

1、本实用新型采用立体封装技术实现5颗SDRAM芯片的拓扑，达到容量或位宽的扩展，且带8bit数据接口可作为ECC数据校验使用。其可灵活的配置成16bit+8bit(ECC)、32bit+8bit(ECC)、64bit+8bit(ECC)、72bit数据使用。

2、本实用新型通过将五个SDRAM芯片叠层灌装后形成封装体，在封装体的四个侧面上设置表面激光刻线，实现信号间的连接，各层基板间通过此刻线进行拓扑互连，从而缩短和减少了SDRAM芯片间的拓扑走线。