[发明专利]可重置分段可缩放移位器

说明书

描述了支持多指令多数据(MIMD)的可重置移位器配置的系统和方法。根据实施例实施的移位器支持有关数据移位的多个数据移位，其中多个单独不同数据移位是并行地一次性地实施。可重置分段可缩放移位器，除了可重置扩展性以支持各种比特长度数据的数据移位，还被配置以并行地支持不同比特长度的数据移位。数据移位器实施了分段，方便不同比特长度的数据移位。对于每个这种分段可以提供不同的数据移位命令，从而有助于各种比特长度数据并行地进行多个数据移位。可重置分段可缩放移位器配置为输入数据的每个消息提供完全可重置的数据宽度和移位命令。

【相关申请的交叉引用】

本申请涉及与本申请同时提交的标题为“并行LDPC解码器(PARALLEL LDPCDECODER)”的共同转让的美国专利申请号[HKAP.P0132US.10010543350]，其整个内容以引用的方式并入本文中，用于所有的可适用的目的。

【技术领域】

本发明总体而言涉及数据移位，特别涉及可重置的移位器。

【背景技术】

移位器通常是数字信号处理中的重要元件。例如，移位器用于各种应用，如信道解码器(如5G准循环低密度奇偶校验(QC-LDPC)解码器)、CPU的算术逻辑单元(ALU)、坐标旋转数字计算机(CORDIC)处理器、数据加密(如Rijndael算法)等。

可以使用移位器来提供三种主要类型的数据移位。图1显示了用于数据移位的算术移位、逻辑移位和循环移位类型的8比特ALU的比特移位示例。图1的数据移位类型示例描述了数据移位的左移位和右移位。

从图1所示示例可以理解，移位器提供的数据移位不仅只涉及向左或向右的简单移位数据比特。例如，在实施算术移位时，输入是一个带符号的数字(如在所述8位示例中，比特[7]是一个符号比特)，当比特向右移位时，插入符号比特作为最左比特。或者，在实施算术移位时，当比特向左移位时，插入“0”比特作为最右比特。在实施逻辑移位时，当比特向左移位时，插入“0”比特作为最右比特，当比特向右移位时，插入“0”比特作为最左比特。在实施循环移位时，当比特向左移位时，插入最左边的比特作为最右比特，而当比特向右移位时，插入最右边的比特作为最左比特。因此，配置用于实施数据移位的电路可能有些复杂，特别是如果被配置为适应多种类型的数据移位。

关于数据移位的例子，传统移位器支持单个移位命令。例如，传统移位器的常见配置是单指令单数据(SISD)实施，如图2A所示。在SISD移位器运行时，关于输入数据(X，如图1的包含八比特[7:0]的例子)，提供单个移位命令(CMD)，用于实施数据移位，产生相应的输出数据(Y，如根据CMD移位的比特[7:0])。传统移位器的另一种常见配置是单指令多数据(SIMD)实施，如图2B所示。在SIMD移位器运行时，关于多个输入数据(X_1、X_2、...、X_M，如每个输入数据都是图1的八比特[7:0]示例)，提供单个移位命令(CMD)，用于对每个输入都实施相同的数据移位，生成相应的输出数据(Y_1、Y_2、...、Y_M，如每个都是根据CMD移位的比特[7:0])。这种传统移位器不支持多个数据移位命令，该多个数据移位命令允许并行地实施单个、多个不同数据移位(例如，对多个输入数据如X_1、X_2、...、X_M中的每个输入数据提供不同的数据移位)。

已经有实施可重置可缩放(scalable)移位器配置来适应关于不同比特尺寸数据的数据移位。图3显示一个示例的典型可重置移位器的可缩放运行，其中移位器适应高达八比特数据移位，数据移位的例子涉及五比特数据。这种传统的可重置可缩放移位器的逻辑电路是基于移位器可以处理的最长比特长度的输入数据而设计的。在运行时，当处理较短比特长度的输入数据时，逻辑电路的一部分是空闲的。例如，如图3所示，尽管移位器可重置以适应小于移位器所支持全数据比特的数据移位，但在特别的数据移位期间(例如，关于数据比特位置[7:5]的电路保持空闲，而关于数据比特位置[4:0]的电路则对5比特输入数据执行移位)，关于缩小输入的不需要数据移位的那部分移位器保持空闲。可以容易理解，由于输入数据的比特长度随应用而变化，所以移位器中的硬件资源可能明显地未被充分利用。