[发明专利]具有静态随机存取存储器的三维存储器件的数据缓冲操作在审
| 申请号： | 201980000881.8 | 申请日： | 2019-05-17 |
| 公开（公告）号： | CN110326047A | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | 李跃平;万维俊;侯春源 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | G11C11/412 | 分类号： | G11C11/412;G11C11/417;G11C16/10;G06F3/06 |
| 代理公司： | 北京永新同创知识产权代理有限公司 11376 | 代理人： | 林锦辉;刘景峰 |
| 地址： | 430074 湖北省武汉市东湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 数据缓冲器 管芯 程序数据 控制器 存储器阵列 存储器件 耦合到 缓冲 主机 配置 静态随机存取存储器 芯片 三维存储器件 存储器单元 控制指令 数据缓冲 多页 三维 检索 | ||
1.一种三维(3D)存储器件，包括：
具有多页的3D NAND存储器阵列；
管芯上数据缓冲器，所述管芯上数据缓冲器耦合到同一芯片上的所述存储器阵列并且被配置为对主机和所述存储器阵列之间的多批程序数据进行缓冲，所述管芯上数据缓冲器包括静态随机存取存储器(SRAM)单元；以及
控制器，所述控制器被耦合到所述同一芯片上的所述管芯上数据缓冲器并且被配置为：
接收用于执行页中的存储器单元上的第一遍程序和第二遍程序的控制指令；
将来自主机的用于第一遍程序的第一程序数据和用于第二遍程序的第二程序数据缓冲到所述管芯上数据缓冲器中；
检索来自所述管芯上数据缓冲器的所述第一程序数据；
在通过第一字线和第二字线形成的存储器单元上使用所述第一程序数据顺序地执行所述第一遍程序；
检索来自所述管芯上数据缓冲器的所述第二程序数据；以及
响应于完成了所述第一遍程序使用所述第二程序数据在通过所述第一字线形成的所述存储器单元上执行所述第二遍程序。
2.根据权利要求1所述的3D存储器件，其中，为了执行所述第一遍程序和所述第二遍程序，所述控制器分别被配置为执行粗略程序和精细程序。
3.根据权利要求2所述的3D存储器件，其中，所述控制器被配置为在缓冲所述第一程序数据和所述第二程序数据之后在通过所述第一字线和所述第二字线形成的存储器单元上使用所述第一程序数据顺序地执行所述第一遍程序。
4.根据权利要求3所述的3D存储器件，其中，为了在通过所述第一字线和所述第二字线形成的存储器单元上使用所述第一程序数据顺序地执行所述第一遍程序，所述控制器还被配置为：
使用所述第一程序数据顺序地对通过与所述页中的所述第一字线相交的所有串形成的存储器单元进行编程；以及
使用所述第一程序数据顺序地对通过与所述页中的所述第二字线相交的所有串形成的存储器单元进行编程。
5.根据权利要求1-4中任一项所述的3D存储器件，其中，所述控制器还被配置为在执行所述第一遍程序之前将用于所述页中的所有存储器单元的第一程序数据和第二程序数据缓冲到所述管芯上数据缓冲器中。
6.根据权利要求1-5中任一项所述的3D存储器件，其中，所述控制器被配置为在所述第一遍程序之后执行所述第二遍程序，而无需接收到来自所述主机的允许。
7.根据权利要求1-6中任一项所述的3D存储器件，其中：
所述页中的所述存储器单元包括四级单元；并且
所述第一程序数据和所述第二程序数据均包括用于所述页中的所述存储器单元中的每一个存储器单元的相应下页数据、中页数据、上页数据以及额外页数据。
8.根据权利要求1-7中任一项所述的3D存储器件，其中，所述3D存储器件被封装在嵌入式多媒体卡(eMMC)或通用闪存储存器(UFS)中的至少一者中。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201980000881.8/1.html，转载请声明来源钻瓜专利网。
