[发明专利]图片帧显示设备和显示方法

权利要求书

1.一种显示设备，包括：

片上方案(SOC)，所述SOC包括：显示输入端，其接收视频数据；数据输入端，其配置为接收第一分辨率的图像数据；以及中央处理单元(CPU)，其包括与图像处理器集成的帧切割块，用于以一顺序将所述第一分辨率的图像数据帧划分为第二分辨率的4个帧部分，所述SOC与外部存储器接合以保存所述第一分辨率的图像数据，所述第一分辨率高于所述第二分辨率；

现场可编程门阵列(FPGA)，其配置为写、读和处理以相同的所述顺序从所述SOC发送的所述4个帧部分中的对应一个，以重构所述第一分辨率的图像数据帧；

时序控制器(TCON)，其配置为接收由所述FPGA重构的所述第一分辨率的所述图像数据帧；以及

显示面板，其由所述TCON驱动以显示所述图像数据帧。

2.根据权利要求1所述的显示设备，其中，所述帧切割块配置为将所述第一分辨率的所述图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，所述第一帧部分包含从第一行到第2K行和从第一列到第4K列的像素数据，所述第二帧部分包含从第一行到第2K行和从第(4K+1)列到第8K列的像素数据，所述第三帧部分包含从第(2K+1)行到第4K行和从第1列到第4K列的像素数据，所述第四帧部分包含从第(2K+1)行到第4K行和从第(4K+1)列到第8K列的像素数据。

3.根据权利要求1所述的显示设备，其中，所述帧切割块配置为将所述第一分辨率的所述图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，所述第一帧部分由4K行中的第(4i+1)列中的像素数据组成，所述第二帧部分由4K行中的第(4i+2)列中的像素数据组成，所述第三帧部分由4K行中的第(4i+3)列中的像素数据组成，所述第四帧部分由4K行中的第(4i+4)列中的像素数据组成，其中，i从0到2K-1变化。

4.根据权利要求1所述的显示设备，其中，所述帧切割块配置为将所述第一分辨率的所述图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，所述第一帧部分包含全部4K行中的从第一列到第2K列的像素数据，所述第二帧部分包含全部4K行中的从第(2K+1)列到第4K列的像素数据，所述第三帧部分包含全部4K行中的从第(4K+1)列到第6K列的像素数据，所述第四帧部分包含全部4K行中的从第(6K+1)列到第8K列的像素数据。

5.根据权利要求1所述的显示设备，其中，所述帧切割块配置为在经由V-By-One信道传输不同的两行视频数据之间的时间间隔期间，将帧代码编码至从所述数据输入端接收到的图像数据帧中，其中，通过将所述帧代码附至图像数据的4个帧部分之前，经由所述V-By-One信道将所述帧代码传输至所述FPGA。

6.根据权利要求5所述的显示设备，其中，所述帧代码包括16位代码，其中前8位用于记录第一序列号并且后8位用于记录第二序列号，所述第一序列号定义对应一个图像数据帧，所述第二序列号定义由所述帧切割块划分而来的所述4个帧部分中的对应部分。

7.根据权利要求6所述的显示设备，其中，所述FPGA配置为：接收与具有所述第一序列号的所述第一分辨率的图像帧以及从所述图像帧以一顺序划分的4个帧部分有关的所述帧代码，并且基于所述4个帧部分的所述第二序列号将所述帧代码保存至第二外部存储器；通过根据所述第二序列号从所述第二外部存储器加载所述4个帧部分，基于所述顺序从所述4个帧部分生成重构的所述第一分辨率的图像数据帧，并且经由所述TCON将所述重构的所述第一分辨率的图像数据帧发送至所述显示面板。

8.根据权利要求7所述的显示设备，其中，所述SOC包括内建于ASIC芯片的4K普通操作模式和8K图片显示模式，所述4K普通操作模式支持以60Hz的帧率将所述第二分辨率的视频数据传输至所述FPGA，并且所述8K图片显示模式支持通过划分为存储在所述第二外部存储器中的图像数据的四个部分以所述帧率的1/4将所述第一分辨率的图像数据帧传输至所述FPGA。