[发明专利]影像感测器及半导体结构

说明书

本申请内容提供一种用以接收一入射光(111)的像素(120)，所述像素(120)包含一半导体基材(104)、设于所述半导体基材(104)中的一光电二极管(106)，以及设于所述半导体基材(104)上的一超颖表面结构(110)。所述超颖表面结构(110)有第一侧(110A)以及和第一侧(110A)相对的第二侧(110B)，超颖表面结构(110)第一侧(110A)朝向半导体基材(104)，超颖表面结构(110)的第二侧(110B)朝向入射光(111)。超颖表面结构(110)包含位于第二侧(110B)的多个沟槽(110T)，其中由剖面观察，所述这些沟槽(110T)有相同的轮廓。

技术领域

(相关申请案说明)本申请主张2018年9月21日提出之美国临时申请案No.62/734,461的优先权，此处将其整体纳入作为参照。

本申请内容是关于一影像感测器；更明确地说，是关于具有超颖表面结构的影像感测器。

背景技术

许多当代电子装置都包括运用影像感测器的光学成像装置(如，数位相机)。影像感测器可包括一像素感测器阵列以及支援支援逻辑。像素感测器测量入射辐射(如，光线)，而支援逻辑协助读出测量值。常用于光学成像装置的一种影像感测器为背照式(back-sideillumination，BSI)影像感测器。可将BSI影像感测器的制造整合到传统半导体制程中，以实现低成本、小体积与高产量。此外，BSI影像感测器的工作电压低、功率消耗少、量子效率高、读出杂讯低，并可用于随机存取。

附图说明

在阅读了下文实施方式以及附随图式时，能够最佳地理解本揭露的多种态样。应注意到，根据本领域的标准作业习惯，图中的各种特征并未依比例绘制。事实上，为了能够清楚地进行描述，可能会刻意地放大或缩小某些特征的尺寸。

图1A为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。

图1AA为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。

图1B绘示根据本申请内容某些实施方式，设于半导体基材上之超颖表面结构以及所述半导体基材中光场分布的对应模拟结果。

图1C绘示根据本申请内容一比较实施方式之半导体基材以及所述半导体基材中光场分布的对应模拟结果。

图2为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。

图3为根据本申请内容某些实施方式，具有像素阵列的影像感测器的俯视图。

图4为根据本申请内容某些实施方式，具有像素阵列的影像感测器的俯视图。

图5为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。

图6A为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。

图6B绘示根据本申请内容某些实施方式，设于半导体基材上之超颖表面结构。

图6C为根据图6B之结构，相对于入射角度之相对光场强度的模拟结果。

图6D、图6E及图6F分别显示图6B之结构在入射角为-20度、0度及30度时的光场强度分布。

图6G显示根据本申请内容某些实施方式之一像素对的超颖表面结构。

图6H显示相对于不同的附设入射角，图6G之像素对的每一像素间的信号差。

图7为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。

图8为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。

图9为根据本申请内容某些实施方式，具有像素阵列的影像感测器的剖面图。