[发明专利]电容器及其制作方法

说明书

本申请实施例提供一种电容器及其制作方法，电容器包括：半导体衬底，包括至少一个衬底沟槽组；至少一个叠层结构，每个叠层结构包括n层导电层和m层电介质层，n层导电层中的第一层导电层设置于半导体衬底上方和衬底沟槽组内，n层导电层中的第i层导电层形成有第i导电层沟槽组，n层导电层中的第i+1层导电层设置于第i层导电层的上方和第i导电层沟槽组内，m、n、i为正整数，且n≥2，1≤i≤n‑1；至少一个第一外接电极，电连接至n层导电层中的一部分导电层；至少一个第二外接电极，电连接至n层导电层中的另一部分导电层，一部分导电层中的每层导电层在叠层结构中相邻的导电层包括有另一部分导电层中的至少一个导电层。

技术领域

本申请涉及电容器领域，并且更具体地，涉及电容器及其制作方法。

背景技术

电容器在电路中可以起到旁路、滤波、去耦等作用，是保证电路正常运转的不可或缺的一部分。随着现代电子系统不断向多功能、高集成、低功耗、微型化发展，传统的多层陶瓷电容(Multi-layer Ceramic Capacitors，MLCC)已经难以满足应用端日益严苛的小体积、高容量的需求。如何制备小体积、高容量的电容器，成为一个亟待解决的技术问题。

发明内容

本申请实施例提供一种电容器及其制作方法，能够制备小体积、高容值密度的电容器。

第一方面，提供了一种电容器，所述电容器包括：

半导体衬底，包括至少一个衬底沟槽组，所述衬底沟槽组自所述半导体衬底的上表面向下进入所述半导体衬底；

至少一个叠层结构，每个叠层结构包括n层导电层和m层电介质层，所述n层导电层中的第一层导电层设置于所述半导体衬底上方和所述衬底沟槽组内，所述n层导电层中的第i层导电层形成有第i导电层沟槽组，所述n层导电层中的第i+1层导电层设置于所述第i层导电层的上方和所述第i导电层沟槽组内，所述n层导电层和所述m层电介质层形成导电层与电介质层彼此相邻的结构，m、n、i为正整数，且n≥2，1≤i≤n-1；

至少一个第一外接电极，所述第一外接电极电连接至所述n层导电层中的一部分导电层；

至少一个第二外接电极，所述第二外接电极电连接至所述n层导电层中的另一部分导电层，所述一部分导电层中的每层导电层在所述叠层结构中相邻的导电层包括有所述另一部分导电层中的至少一个导电层。

在一些可能的实现方式中，所述第i层导电层包括膜层部分和沟槽部分，所述第i导电层沟槽组设置于所述第i层导电层的所述膜层部分且未进入所述第i层导电层的所述沟槽部分。

在一些可能的实现方式中，所述第一层导电层的所述膜层部分的厚度范围为10nm～20μm。

在一些可能的实现方式中，所述n层导电层中不同导电层所包括的导电层沟槽的数量和/或尺寸相同。

在一些可能的实现方式中，所述n层导电层中不同导电层所包括的导电层沟槽的数量和/或尺寸不同。

在一些可能的实现方式中，所述衬底沟槽组所包括的多个衬底沟槽呈阵列分布，和/或，所述第i导电层沟槽组所包括的多个导电层沟槽呈阵列分布。

在一些可能的实现方式中，所述衬底沟槽组所包括的多个衬底沟槽的尺寸小于第一阈值，和/或，所述第i导电层沟槽组所包括的多个导电层沟槽的尺寸小于第二阈值。

在一些可能的实现方式中，所述第一阈值等于所述第二阈值。

在一些可能的实现方式中，所述每个叠层结构包括第一层导电层、第二层导电层、第一层电介质层和第二层电介质层；其中，

所述第一层电介质层设置于所述半导体衬底与所述第一层导电层之间，所述第二层电介质层设置于所述第一层导电层与所述第二层导电层之间；