[发明专利]互连结构及其形成方法有效
申请号: | 201980001307.4 | 申请日: | 2019-06-27 |
公开(公告)号: | CN110494971B | 公开(公告)日: | 2020-06-26 |
发明(设计)人: | 杨罡 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/528 |
代理公司: | 北京永新同创知识产权代理有限公司 11376 | 代理人: | 林锦辉;刘景峰 |
地址: | 430074 湖北省武汉市东湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 互连 结构 及其 形成 方法 | ||
1.一种用于制造半导体器件的方法,所述方法包括:
在半导体结构上方形成掩模叠层,所述掩模叠层包括第一掩模层和布置在所述第一掩模层和所述半导体结构之间的第二掩模层;
图案化所述掩模叠层中的第一图案,所述第一图案包括具有形成在所述第一掩模层中的第一侧壁的第一开口、具有形成在所述第二掩模层中的第二侧壁的第二开口、以及具有形成在所述半导体结构中的第三侧壁的第三开口,其中相应开口的所述第一侧壁、第二侧壁和第三侧壁围绕中心轴形成,并且所述第二开口的第二侧壁的位置分别比所述第一开口的第一侧壁和所述第三开口的第三侧壁更远离所述中心轴;
去除所述第一掩模层并执行第二修整工艺以使所述第二掩模层凹陷,从而形成第四图案,所述第四图案包括形成在所述第二掩模层中的第四开口和形成在所述半导体结构中的第五开口;以及
根据所述第四图案执行第二蚀刻工艺,以形成包括沟槽开口和通孔开口的互连开口。
2.根据权利要求1所述的方法,其中,所述掩模叠层还包括形成在所述第一掩模层上方的抗蚀剂层,并且图案化所述掩模叠层以形成所述第一图案还包括:
在所述抗蚀剂层中图案化第二图案;
执行第一蚀刻工艺,所述第一蚀刻工艺将所述第二图案转移到所述第一掩模层、所述第二掩模层和所述半导体结构中,并形成延伸到所述半导体结构中的第三图案;以及
执行第一修整工艺以去除所述抗蚀剂层和所述第二掩模层的一部分,以形成所述第一图案的所述第二开口。
3.根据权利要求1所述的方法,还包括:
通过蚀刻工艺去除所述第一掩模层,所述蚀刻工艺还蚀刻所述第二开口和所述第三开口的侧壁。
4.根据权利要求1所述的方法,其中所述第二开口的临界尺寸(CD)大于所述第一开口的CD和所述第三开口的CD。
5.根据权利要求1所述的方法,其中所述第三开口具有锥形轮廓。
6.根据权利要求1所述的方法,其中在执行所述第二修整工艺以使所述第二掩模层凹陷之后,所述第四开口的临界尺寸大于所述第二开口的临界尺寸。
7.根据权利要求1所述的方法,其中,所述半导体结构还包括:设置在所述中心轴上的待连接区域、形成在所述待连接区域上方的阻挡层、以及形成在所述阻挡层上方的多个电介质层。
8.根据权利要求7所述的方法,其中,执行所述第二蚀刻工艺还包括:
蚀刻所述半导体结构的未被所述第二掩模层覆盖的暴露区域,以形成具有顶部临界尺寸的所述沟槽开口;以及
蚀刻所述第五开口的侧壁和底部以形成所述通孔开口,所述通孔开口暴露所述待连接区域并且具有小于所述顶部临界尺寸的底部临界尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980001307.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造