[发明专利]具有闪速存储器控制器的键合的存储设备及其制造和操作方法

权利要求书

1.一种存储设备，包括：

第一半导体结构，其包括闪速存储器控制器、外围电路、第一互连层和包括多个第一键合接触部的第一键合层；

第二半导体结构，其包括NAND存储单元阵列、第二互连层、接触部、填充互连层和包括多个第二键合接触部的第二键合层，其中，所述闪速存储器控制器和所述外围电路通过所述第一互连层和所述第二互连层以及所述第一键合接触部和所述第二键合接触部电连接到所述NAND存储单元阵列；以及

在所述第一键合层与所述第二键合层之间的键合界面，其中，所述第一键合接触部在所述键合界面处与所述第二键合接触部相接触进行直接键合，以同时实现金属与金属键合以及电介质与电介质键合，并且其中，所述NAND存储单元阵列与所述闪速存储器控制器之间的数据传输是通过跨越所述键合界面的键合接触部来执行的，并且其中，所述闪速存储器控制器、所述外围电路和所述NAND存储单元阵列通过所述接触部和所述填充互连层电连接到外部电路。

2.根据权利要求1所述的存储设备，其中，所述第一半导体结构包括：

衬底；

在所述衬底上的所述闪速存储器控制器；

在所述衬底上并且在所述闪速存储器控制器外面的外围电路；以及

在所述闪速存储器控制器和所述外围电路上方的所述第一键合层。

3.根据权利要求2所述的存储设备，其中，所述第二半导体结构包括：

在所述第一键合层上方的所述第二键合层；

在所述第二键合层上方的存储器堆叠体；

垂直地延伸穿过所述存储器堆叠体的三维NAND存储器串阵列；以及

在所述三维NAND存储器串阵列上方并且与所述三维NAND存储器串阵列相接触的半导体层。

4.根据权利要求2所述的存储设备，其中，所述第二半导体结构包括：

在所述第一键合层上方的所述第二键合层；

在所述第二键合层上方的二维NAND存储单元阵列；以及

在所述二维NAND存储单元阵列上方并且与所述二维NAND存储单元阵列相接触的半导体层。

5.根据权利要求3或4所述的存储设备，还包括：在所述半导体层上方的所述填充互连层。

6.根据权利要求3或4中的任何一项所述的存储设备，其中，所述半导体层包括多晶硅。

7.根据权利要求3或4中的任何一项所述的存储设备，其中，所述半导体层包括单晶硅。

8.根据权利要求1所述的存储设备，其中，所述第二半导体结构包括：

衬底；

在所述衬底上方的存储器堆叠体；

垂直地延伸穿过所述存储器堆叠体的三维NAND存储器串阵列；以及

在所述存储器堆叠体和所述三维NAND存储器串阵列上方的所述第二键合层。

9.根据权利要求1所述的存储设备，其中，所述第二半导体结构包括：

衬底；

在所述衬底上方的二维NAND存储单元阵列；以及

在所述二维NAND存储单元阵列上方的所述第二键合层。

10.根据权利要求8或9所述的存储设备，其中，所述第一半导体结构包括：

在所述第二键合层上方的所述第一键合层；

在所述第一键合层上方的所述闪速存储器控制器；

在所述第一键合层上方并且在所述闪速存储器控制器外面的所述外围电路；以及

在所述闪速存储器控制器和所述外围电路上方并且与所述闪速存储器控制器和所述外围电路相接触的半导体层。

11.根据权利要求10所述的存储设备，还包括：在所述半导体层上方的填充互连层。

12.根据权利要求1所述的存储设备，其中，所述闪速存储器控制器和所述外围电路是一者在另一者上方堆叠的。