[发明专利]三维存储器器件及其制造方法

说明书

提供了一种用于形成3D存储器器件的栅极结构的方法。所述方法包括形成包括外围区域以及阶梯和阵列区域的阵列晶圆。形成阵列晶圆的过程包括：在所述外围区域中的第一衬底上形成交替电介质蚀刻停止结构；在所述阶梯和阵列区域中的第一衬底上形成阵列器件；以及在所述外围区域中形成与所述交替电介质蚀刻停止结构相接触的至少一个第一垂直贯穿触点。所述方法还包括形成CMOS晶圆，并且将阵列晶圆和CMOS晶圆键合。所述方法还包括形成穿透第一衬底和交替电介质蚀刻停止结构并且与至少一个第一垂直贯穿触点相接触的至少一个贯穿衬底触点。

背景技术

本公开内容的实施例涉及三维(3D)存储器器件及其制造方法。

通过改进处理技术、电路设计、编程算法和制造过程，平面存储器单元被缩小到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面过程和制造技术变得具有挑战性且成本高昂。结果，平面存储器单元的存储器密度接近上限。

3D存储器架构能够解决平面存储器单元中的密度上限。3D存储器架构包括存储器阵列和外围器件，用于控制去往和来自存储器阵列的信号。

发明内容

本文公开了用于形成3D存储器器件的栅极结构的方法及其制造方法的实施例。

公开了一种用于形成三维(3D)NAND存储器器件的方法，包括：形成包括外围区域以及阶梯和阵列区域的阵列晶圆，包括：在外围区域中的第一衬底上形成交替电介质蚀刻停止结构，在阶梯和阵列区域中的第一衬底上形成阵列器件，以及形成位于外围区域中并且与交替电介质蚀刻停止结构相接触的至少一个第一垂直贯穿触点。所述方法还可以包括：形成CMOS晶圆；键合阵列晶圆和CMOS晶圆；以及形成穿透第一衬底和交替电介质蚀刻停止结构并且与至少一个第一垂直贯穿触点相接触的至少一个贯穿衬底触点。

在一些实施例中，形成阵列晶圆还包括：在外围区域中形成第一衬底中的阵列阱结构；以及形成与阵列阱结构相接触的至少一个第二垂直贯穿触点。

在一些实施例中，形成阵列晶圆还包括：在第一衬底上形成交替电介质叠层；以及去除交替电介质叠层的一部分，以同时形成：在外围区域中的交替电介质蚀刻停止结构、以及在阶梯和阵列区域中的交替电介质叠层的至少一个横向面上的阶梯结构。

在一些实施例中，形成阵列器件包括：将阶梯和阵列区域中的交替电介质叠层转换成交替导体/电介质叠层；以及形成垂直穿透交替导体/电介质叠层的多个NAND串。

在一些实施例中，形成阵列晶圆还包括：形成覆盖交替电介质蚀刻停止结构、阵列阱结构和阵列器件的绝缘层；以及形成至少一个字线触点，其位于阶梯和阵列区域中并且与阶梯结构中的字线相接触；其中，所述至少一个第一垂直贯穿触点、所述至少一个第二垂直贯穿触点和所述至少一个字线触点通过同一触点形成过程同时形成在绝缘层中。

在一些实施例中，形成阵列晶圆还包括：在绝缘层上形成包括多个第一互连触点的至少一个第一接触层；以及在至少一个第一接触层上形成阵列接合层。

在一些实施例中，形成CMOS晶圆包括：在第二衬底上形成外围电路层；在外围电路层上形成包括多个第二互连触点的至少一个第二接触层；以及在至少一个第二接触层上形成CMOS接合层。

在一些实施例中，将阵列晶圆键合到CMOS晶圆包括：翻转阵列晶圆以面朝下朝向CMOS晶圆；以及将阵列晶圆的阵列接合层键合到CMOS晶圆的CMOS接合层，以使得至少一个第一垂直贯穿触点通过至少一个第一互连触点和至少一个第二互连触点来电连接到外围电路层。

在一些实施例中，形成至少一个贯穿衬底触点包括：形成穿透第一衬底的至少一个贯穿衬底开口；形成覆盖第一衬底并且填充至少一个贯穿衬底开口的隔离层；形成至少一个垂直贯穿开口，其穿透隔离层、至少一个贯穿衬底开口和交替电介质蚀刻停止结构，并且暴露至少一个第一垂直贯穿触点的至少一部分；以及在所述至少一个垂直贯穿开口中形成所述至少一个贯穿衬底触点，以使得所述至少一个贯穿衬底触点与所述至少一个第一垂直触点相接触。