[发明专利]非易失性存储器件及其制造方法

说明书

一种非易失性存储器件包括第一衬底、第二衬底、存储阵列、电路结构、接合结构和屏蔽结构。第二衬底的第二正面面对第一衬底的第一正面。所述存储阵列布置在第一衬底上并且布置在第一衬底的第一正面处。所述电路结构布置在第二衬底上并且布置在第二衬底的第二正面处。所述接合结构布置在所述存储阵列与所述电路结构之间。所述电路结构通所述接合结构与所述存储阵列电连接。所述屏蔽结构布置在所述存储阵列与所述电路结构之间，并且围绕所述接合结构。所述屏蔽结构电连接至电压源。

技术领域

本公开内容涉及一种存储器件及其制造方法，并且更具体而言，涉及非易失性存储器件及其制造方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造过程来将平面存储单元按比例缩放到较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得有挑战性且昂贵。因此，平面存储单元的存储密度接近上限。

三维(3D)存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制去往和来自存储阵列的信号的外围器件。随着存储器件的尺寸变得更小，存储阵列与外围器件之间的电学干扰变得严重影响存储器件的操作。

发明内容

在本公开内容中提供了一种非易失性存储器件及其制造方法。布置在第一衬底上的存储阵列通过接合结构与布置在第二衬底上的电路结构电连接。屏蔽结构布置在存储阵列与电路结构之间，并且围绕接合结构。屏蔽结构电连接至电压源，以降低接合结构与电路结构之间的耦合效应和/或电路结构与存储阵列之间的耦合效应。相应地，可以改善非易失性存储器件的操作和/或电性能。

根据本公开内容的实施例，提供了一种非易失性存储器件。所述非易失性存储器件包括第一衬底、第二衬底、存储阵列、电路结构、接合结构和屏蔽结构。第二衬底的第二正面面对第一衬底的第一正面。存储阵列布置在第一衬底上并且布置在第一衬底的第一正面处。电路结构布置在第二衬底上并且布置在第二衬底的第二正面处。接合结构布置在存储阵列与电路结构之间。电路结构通过接合结构与存储阵列电连接。屏蔽结构布置在存储阵列与电路结构之间，并且围绕接合结构。屏蔽结构电连接至电压源。

在一些实施例中，屏蔽结构与接合结构电隔离。

在一些实施例中，电压源包括地电压源或供电电压源。

在一些实施例中，非易失性存储器件进一步包括第一互连结构和第二互连结构。第一互连结构布置在存储阵列与电路结构之间。接合结构通过第一互连结构与存储阵列电连接。第二互连结构布置在电路结构与接合结构之间。接合结构通过第二互连结构与电路结构电连接。

在一些实施例中，非易失性存储器件进一步包括第一层间电介质和第二层间电介质。第一层间电介质覆盖存储阵列，并且第一互连结构布置在第一层间电介质中。第二层间电介质覆盖电路结构，并且第二互连结构布置在第二层间电介质中。接合结构包括第一接合图案和第二接合图案。第一接合图案与第一互连结构电连接。第二接合图案与第二互连结构电连接。第一接合图案接触第二接合图案并且与第二接合图案电连接。

在一些实施例中，屏蔽结构包括第三接合图案和第四接合图案。第三接合图案接触第四接合图案并与第四接合图案电连接。

在一些实施例中，第一接合图案和第三接合图案至少部分地布置在第一层间电介质中，并且第二接合图案和第四接合图案至少部分地布置在第二层间电介质中。

在一些实施例中，第一接合图案与第二接合图案之间的界面与第三接合图案与第四接合图案之间的界面共平面。

在一些实施例中，第一互连结构包括源极线网格，并且接合结构与源极线网格电连接。

在一些实施例中，非易失性存储器件进一步包括布置在存储阵列与电路结构之间的连接结构。连接结构与电路结构电连接，并且屏蔽结构进一步围绕连接结构。