[发明专利]数字时钟信号发生器、芯片和扩频同步时钟信号产生方法

权利要求书

1.一种用于在频率锁定环中产生扩频同步时钟信号的电路，包括：

频率检测器，其包括小数控制器和相移控制器，其中所述小数控制器被配置为将第一频率的输入信号与反馈回路中的第二频率的反馈信号进行比较，以交替产生第一控制信号和第二控制信号，以确定控制字F的整数部分I用以跟踪所述第一频率，所述相移控制器被配置为寄存所述第一控制信号的n个电平和所述第二控制信号的n个电平，引入n个相位延迟以随机改变所述控制字F的小数部分r(0r1)，从而在频谱上提供加宽的边界；以及

数控振荡器，其被配置为基于基本时间单元Δ、所述第一频率和所述控制字F，产生具有第二频率的合成周期信号，所述合成周期信号在所述反馈回路中作为反馈信号被反馈，并且以被锁定在所述第一频率的加宽边界内的第二频率来输出。

2.根据权利要求1所述的电路，其中，所述数控振荡器被配置为产生具有等间隔相移Δ的所述第一频率的K个脉冲，使得在所述控制字F(2≤F≤2K)的控制下，选择K个脉冲中的一个作为具有平均周期T＝F·Δ和所述第二频率的所述合成周期信号，并且所述第二频率是等于K/F乘以所述第一频率的时间平均频率。

3.根据权利要求1所述的电路，其中，所述小数控制器包括：第一输入端口，其接收所述输入信号；第二输入端口，其接收所述反馈信号；触发子电路，其耦接至所述第一输入端口和所述第二输入端口并且被配置为检测所述第一频率和所述第二频率之间的关系；组合逻辑子电路，其耦接到所述触发子电路，以在第一时间帧内产生至第一控制端口的所述第一控制信号，并在第二时间帧内产生至第二控制端口的所述第二控制信号，所述第一时间帧和所述第二时间帧交替出现。

4.根据权利要求3所述的电路，其中，所述触发子电路包括四个D型触发器，所述四个D型触发器经由功率分配器耦接至所述第一输入端口，并且部分经由反相器耦接至所述第二输入端口，所述四个D型触发器被配置为确定所述第一频率比所述第二频率更大还是更小；并且所述组合逻辑子电路包括两个异或门、两个反相器和两个与门，所述组合逻辑子电路被配置为：基于确定所述第一频率大于所述第二频率而在所述第一时间帧内，将所述第一控制信号输出到所述第一控制端口，或者基于确定所述第一频率小于所述第二频率而在所述第二时间帧内，将所述第二控制信号输出到所述第二控制端口。

5.根据权利要求4所述的电路，其中，所述第一控制信号用于在所述第一时间帧内控制所述控制字F减小，并且所述第二控制信号用于在所述第二时间帧内控制所述控制字F增大，使得在当所述反馈回路达到动态平衡时，所述控制字F在I与I+1之间切换，所述第一时间帧和所述第二时间帧依次地交替出现。

6.根据权利要求5所述的电路，其中，所述动态平衡包括平均依次地交替出现的一个第一时间帧和一个第二时间帧，基于所述第一时间帧内具有第一周期T_A＝I·Δ的输出脉冲的数量N_A和所述第二时间帧内具有第二周期T_B＝(I+1)·Δ的输出脉冲的数量N_B，产生小数r，所述小数r是N_B与N_A和N_B之和的比率。

7.根据权利要求6所述的电路，其中，所述相移控制器包括n级高速缓存子电路，所述n级高速缓存子电路被配置为接收所述第一控制信号以产生第一寄存器延迟控制信号的总共n个电平，或者接收所述第二控制信号以产生第二寄存器延迟控制信号的总共n个电平；伪随机二进制序列(PRBS)发生器，用于随机选择小数r的值；以及控制子电路，其被配置为选择与所述第一寄存器延迟控制信号的n个电平和所述第二寄存器延迟控制信号的n个电平相关联的任何路径，并接收小数r的值以确定所述控制字F。