[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，包括：输入电路、输出电路和第一控制电路；其中，

所述输入电路与第一节点和信号输入端连接，配置为响应于所述信号输入端的输入信号控制所述第一节点的电平；

所述输出电路与所述第一节点、第二节点和至少一个时钟信号端连接，所述输出电路包括至少一个信号输出端；

所述输出电路配置为在所述第一节点的电平的控制下，将所述至少一个时钟信号端的时钟信号输出至所述至少一个信号输出端，以及在所述第一节点为非工作电位时，将所述第二节点的电平输出至所述至少一个信号输出端；

所述第一控制电路与所述第一节点和所述第二节点连接，且配置为响应于所述第一节点的电平，控制所述第二节点的电平。

2.根据权利要求1所述的移位寄存器单元，其中，所述输出电路包括输出子电路和分压控制子电路；

所述输出子电路与所述第一节点和所述至少一个时钟信号端连接，配置为在所述第一节点的电平的控制下，将所述至少一个时钟信号端的时钟信号输出至所述至少一个信号输出端；

所述分压控制子电路与所述第二节点连接，配置为在所述第二节点的电平或者第一电压的控制下，在所述第一节点为所述非工作电位时，将所述第二节点的电平输出至所述至少一个信号输出端。

3.根据权利要求2所述的移位寄存器单元，其中，所述分压控制子电路包括第一晶体管，所述第一晶体管的第一极与所述第二节点连接，所述第一晶体管的第二极和所述至少一个信号输出端连接。

4.根据权利要求3所述的移位寄存器单元，其中，所述第一晶体管的栅极和所述第二节点连接。

5.根据权利要求3所述的移位寄存器单元，其中，所述第一晶体管的栅极和第一电压端连接以接收所述第一电压。

6.根据权利要求3-5中任一项所述的移位寄存器单元，其中，所述至少一个信号输出端包括第一信号输出端、第二信号输出端和第三信号输出端，以及所述至少一个时钟信号端包括第一时钟信号端、第二时钟信号端和第三时钟信号端；

所述输出电路配置为在所述第一节点的电平的控制下，将所述第一时钟信号端、所述第二时钟信号端和所述第三时钟信号端的时钟信号分别输出至所述第一信号输出端、所述第二信号输出端和所述第三信号输出端，以及在所述第一节点为所述非工作电位时，将所述第二节点的电平输出至所述第三信号输出端；

所述输出子电路配置为在所述第一节点的电平的控制下，将所述第一时钟信号端、所述第二时钟信号端和所述第三时钟信号端的时钟信号分别输出至所述第一信号输出端、所述第二信号输出端和所述第三信号输出端；

所述分压控制子电路配置为在所述第二节点的电平或者所述第一电压的控制下，在所述第一节点为所述非工作电位时，将所述第二节点的电平输出至所述第三信号输出端；以及

所述第一晶体管的第二极和所述第三信号输出端连接。

7.根据权利要求6所述的移位寄存器单元，其中，所述输出子电路包括第一输出子电路、第二输出子电路和第三输出子电路；

所述第一输出子电路包括第二晶体管和第一电容，所述第二输出子电路包括第三晶体管和第二电容，所述第三输出子电路包括第四晶体管；

所述第二晶体管的栅极和所述第一节点连接，所述第二晶体管的第一极和所述第一时钟信号端连接以接收第一时钟信号，所述第二晶体管的第二极和所述第一信号输出端连接；

所述第三晶体管的栅极和所述第一节点连接，所述第三晶体管的第一极和所述第二时钟信号端连接以接收第二时钟信号，所述第三晶体管的第二极和所述第二信号输出端连接；

所述第四晶体管的栅极和所述第一节点连接，所述第四晶体管的第一极和所述第三时钟信号端连接以接收第三时钟信号，所述第四晶体管的第二极和所述第三信号输出端连接；

所述第一电容的第一极和所述第一节点连接，所述第一电容的第二极和所述第二晶体管的第二极连接；

所述第二电容的第一极和所述第一节点连接，所述第二电容的第二极和所述第三晶体管的第二极连接。