[发明专利]具有外延生长的半导体沟道的三维存储器件及其形成方法

权利要求书

1.一种三维(3D)存储器件，包括：

衬底；

位于所述衬底上方且包括交替的导电层和电介质层的存储堆叠体；以及

垂直延伸穿过所述存储堆叠体的存储器串，所述存储器串包括：

位于所述存储器串的下部中的单晶硅插塞；

位于所述单晶硅插塞上方并且沿所述存储器串的侧壁的存储膜；以及

位于所述存储膜之上并且沿所述存储器串的所述侧壁的单晶硅沟道，

其中，所述存储器串还包括突出到所述单晶硅插塞上方并且穿过所述存储膜和所述单晶硅沟道的底部的单晶硅插塞突出部，所述单晶硅插塞突出部的上端位于所述单晶硅沟道的所述底部上表面的上方。

2.根据权利要求1所述的3D存储器件，其中，所述单晶硅插塞是从所述衬底外延生长的。

3.根据权利要求1所述的3D存储器件，其中，所述单晶硅插塞突出部是从所述单晶硅插塞外延生长的。

4.根据权利要求1或3所述的3D存储器件，其中，所述单晶硅沟道是从所述单晶硅插塞突出部外延生长的。

5.根据权利要求1-3中的任一项所述的3D存储器件，其中，所述单晶硅插塞突出部与所述单晶硅沟道和所述单晶硅插塞接触。

6.根据权利要求1-3中的任一项所述的3D存储器件，其中，所述存储器串还包括位于所述单晶硅沟道之上并且覆盖所述单晶硅插塞突出部的帽盖层。

7.根据权利要求1-3中的任一项所述的3D存储器件，其中，所述存储膜包括阻挡层、存储层和隧穿层。

8.根据权利要求1-3中的任一项所述的3D存储器件，其中，所述存储器串还包括位于所述单晶硅沟道上方并且与所述单晶硅沟道接触的沟道插塞。

9.一种三维(3D)存储器件，包括：

衬底；

位于所述衬底上方且包括交替的导电层和电介质层的存储堆叠体；以及

垂直延伸穿过所述存储堆叠体的存储器串，所述存储器串包括：

位于所述存储器串的下部中的半导体插塞；

位于所述半导体插塞上方并且沿所述存储器串的侧壁的存储膜；

位于所述存储膜之上并且沿所述存储器串的所述侧壁的半导体沟道；以及

突出到所述半导体插塞上方并且穿过所述存储膜和所述半导体沟道的底部的半导体插塞突出部，

其中，所述半导体插塞突出部的上端位于所述半导体沟道的所述底部上表面的上方。

10.根据权利要求9所述的3D存储器件，其中，所述半导体插塞、所述半导体沟道和所述半导体插塞突出部包括相同的半导体材料。

11.根据权利要求10所述的3D存储器件，其中，所述半导体材料包括单晶硅。

12.根据权利要求9-11中的任一项所述的3D存储器件，其中，

所述半导体插塞是从所述衬底外延生长的；

所述半导体插塞突出部是从所述半导体插塞外延生长的；并且

所述半导体沟道是从所述半导体插塞突出部外延生长的。

13.根据权利要求9-11中的任一项所述的3D存储器件，其中，所述半导体插塞突出部与所述半导体沟道和所述半导体插塞接触。

14.根据权利要求9-11中的任一项所述的3D存储器件，其中，所述存储器串还包括位于所述半导体沟道之上并且覆盖所述半导体插塞突出部的帽盖层。

15.根据权利要求9-11中的任一项所述的3D存储器件，其中，所述存储膜包括阻挡层、存储层和隧穿层。