[发明专利]用于半导体器件阵列的后侧深隔离结构

说明书

一种用于形成三维存储器件的方法包括在第一衬底的第一侧上形成多个半导体器件阵列以及在多个半导体器件阵列上形成第一互连层。该方法还包括在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层。该方法还包括键合第一和第二互连层以及穿过第一衬底的与第一侧相对的第二侧形成一个或多个隔离沟槽以暴露第一衬底的第一侧的一部分。一个或多个隔离沟槽形成于多个半导体器件阵列中的第一和第二半导体器件阵列之间。该方法还包括设置隔离材料以在一个或多个隔离沟槽中分别形成一个或多个隔离结构。

背景技术

通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。不过，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样一来，平面存储单元的存储密度接近上限。三维(3D)存储器架构能够解决平面存储单元中的密度限制。

发明内容

本公开描述了用于存储器件的三维(3D)电容器结构和用于形成该结构的方法的实施例。

在一些实施例中，一种用于形成三维存储器件的方法包括在第一衬底的第一侧上形成多个半导体器件阵列以及在多个半导体器件阵列上形成第一互连层。该方法还包括在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层。该方法还包括键合第一和第二互连层以及穿过第一衬底的与第一侧相对的第二侧形成一个或多个隔离沟槽以及暴露第一衬底的第一侧的一部分。一个或多个隔离沟槽形成于多个半导体器件阵列的第一和第二半导体器件阵列之间。该方法还包括设置隔离材料以在一个或多个隔离沟槽中分别形成一个或多个隔离结构。

在一些实施例中，在键合第一和第二互连层之后，从第二侧减薄第一衬底。

在一些实施例中，减薄第一衬底包括暴露第一衬底的第二侧上的深阱。

在一些实施例中，在设置隔离材料之前，在一个或多个隔离沟槽中设置衬垫层。

在一些实施例中，在第一衬底的第二侧上设置电介质层。

在一些实施例中，键合包括直接键合。

在一些实施例中，执行平面化工艺以去除隔离材料的设置在第一衬底的第二侧上的部分。

在一些实施例中，多个半导体器件阵列包括高电压n型器件或高电压p型器件。

在一些实施例中，沟槽形成于第一衬底中并且暴露触点。在沟槽中和触点上设置导电材料以形成穿硅触点(TSC)，其中，TSC被电耦合到触点。

在一些实施例中，至少一个接触焊盘被形成在TSC上并且电耦合到TSC。

在一些实施例中，设置隔离材料包括沉积氧化硅材料。

在一些实施例中，键合第一和第二互连层包括键合界面处的电介质与电介质键合以及金属与金属键合。

在一些实施例中，一种用于形成三维存储器件的方法包括在第一衬底的第一侧上形成包括多个高电压半导体器件阵列的外围电路。该方法还包括在外围电路上形成第一互连层以及在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层。该方法还包括键合第一和第二互连层，使得多个高电压半导体器件阵列中的至少一个高电压半导体器件被电耦合到多个存储单元中的至少一个存储单元。该方法还包括从第一衬底的第二侧减薄第一衬底，其中，第二侧与第一侧相对。该方法还包括穿过第一衬底与第一侧相对的第二侧形成多个隔离沟槽以及暴露第一衬底的第一侧的一部分。在多个高电压半导体器件阵列中的第一和第二高电压半导体器件阵列之间形成多个隔离沟槽中的至少一个隔离沟槽。该方法还包括在多个隔离沟槽中设置隔离材料。

在一些实施例中，键合包括直接键合。

在一些实施例中，在第一衬底的第二侧上设置电介质层，其中，多个隔离沟槽延伸穿过电介质层。

在一些实施例中，在设置隔离材料之前，在隔离沟槽中设置衬垫层。