[发明专利]用于在三维存储器件中形成阶梯的方法和结构

说明书

公开了一种三维(3D)存储器件及其制造方法的实施例。在示例中，一种3D存储器件包括具有多个阶梯的存储堆叠体。每个阶梯可以包括交织的一个或多个导体层以及一个或多个电介质层。所述阶梯中的每个包括所述导体层的在所述阶梯的顶表面上的一个导体层，所述一个导体层具有：(i)与电介质层之一接触的底部部分，以及(ii)通过存储堆叠体暴露并且与所述底部部分接触的顶部部分。所述顶部部分的横向尺寸可以小于底部部分的横向尺寸。所述顶部部分的可以横向远离所述存储堆叠体的端部超出所述底部部分一距离。

技术领域

本公开的实施例涉及三维(3D)存储器件及其制造方法。

背景技术

通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有更具挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列以及外围器件，所述外围器件用于控制至存储器阵列的信号以及控制来自存储器阵列的信号。

发明内容

本文公开了3D存储器件及其制造方法的实施例。

在一个示例中，一种3D存储器件包括具有多个阶梯的存储堆叠体。每个阶梯可以包括交织的一个或多个导体层以及一个或多个电介质层。所述阶梯中的每个包括所述导体层的在所述阶梯的顶表面上的一个导体层，所述一个导体层具有：(i)与所述电介质层之一接触的底部部分；以及(ii)通过所述存储堆叠体暴露并且与所述底部部分接触的顶部部分。所述顶部部分的横向尺寸可以小于所述底部部分的横向尺寸。所述顶部部分的可以横向远离所述存储堆叠体的端部超出所述底部部分一距离。

在另一示例中，一种3D存储器件包括具有多个阶梯的存储堆叠体。每个阶梯可以包括交织的一个或多个导体层以及一个或多个电介质层。所述阶梯中的每个可以包括所述导体层的在所述阶梯的顶表面上的一个导体层。所述一个导体层可以包括：(i)与所述电介质层之一接触的底部部分；以及(ii)通过所述存储堆叠体暴露并且与所述底部部分接触的顶部部分。所述顶部部分的可以横向远离所述存储堆叠体的端部超出所述底部部分大约0.1nm到大约20nm范围中的一距离。

在又一示例中，一种用于形成3D存储器件的方法包括以下操作。首先，可以形成电介质堆叠体以具有交织的多个牺牲层和多个电介质层。可以在电介质堆叠体中形成阶梯。所述阶梯可以包括所述多个牺牲层中的一个或多个牺牲层以及所述多个电介质层中的一个或多个电介质层。所述阶梯可以暴露所述牺牲层的在顶表面上的一个牺牲层以及侧表面上的所述一个或多个牺牲层。可以形成绝缘部分以覆盖所述阶梯的侧表面，从而覆盖所述一个或多个牺牲层。可以形成牺牲部分以覆盖所述阶梯的所述顶表面，所述牺牲部分与所述一个牺牲层接触。可以利用一个或多个导体层替换所述一个或多个牺牲层以及所述牺牲部分。

附图说明

附图被并入本文并且形成说明书的一部分，例示了本公开的实施例并且与说明书一起进一步用以解释本公开的原理，并且使相关领域的技术人员能够做出和使用本公开。

图1示出了具有多个阶梯的3D存储器件的示意图。

图2示出了用于在3D存储器件中形成阶梯的方法。

图3示出了根据一些实施例用于在3D存储器件中形成阶梯的示范性方法。

图4示出了根据一些实施例用于在3D存储器件中形成阶梯的示范性方法的流程图。

将参考附图来描述本公开的实施例。

具体实施方式