[发明专利]半导体装置有效
申请号: | 201980004824.7 | 申请日: | 2019-03-07 |
公开(公告)号: | CN111164875B | 公开(公告)日: | 2023-10-24 |
发明(设计)人: | 陈塽清;山本纱矢香 | 申请(专利权)人: | 富士电机株式会社 |
主分类号: | H02M7/48 | 分类号: | H02M7/48;H01L25/07;H01L25/18;H10B80/00;H02M7/483 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 张欣;金玉兰 |
地址: | 日本神奈*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
提供一种半导体装置,具备:半导体芯片;第1电流输入输出部,其与半导体芯片电连接;第2电流输入输出部,其与半导体芯片电连接;3个以上的导通部,其在第1电流输入输出部与第2电流输入输出部之间设置有半导体芯片;以及电流路径部,其具有与3个以上的导通部分别导通的电流路径,电流路径部包含多个狭缝。
技术领域
本发明涉及半导体装置。
背景技术
以往,已知具有多个半导体芯片且在多个半导体芯片中均流通电流的半导体装置(例如参照专利文献1)。
专利文献1:日本特表2016-9496号公报
专利文献2:日本特开2002-153079号公报
发明内容
技术问题
在半导体装置中,优选消除在多个半导体芯片中分别流通的电流的不均衡。
技术方案
在本发明的第1方式中,提供一种半导体装置,具备:半导体芯片;第1电流输入输出部,其与半导体芯片电连接;第2电流输入输出部,其与半导体芯片电连接;3个以上的导通部,其在第1电流输入输出部与第2电流输入输出部之间设置有半导体芯片;以及电流路径部,其具有与3个以上的导通部分别导通的电流路径,电流路径部包含多个狭缝。
导通部可以为半导体芯片。
半导体装置还可以具备设置有半导体芯片的绝缘基板。电流路径部可以为设置于绝缘基板上的导电性图案。
半导体装置还可以具备与半导体芯片电连接的引线框。电流路径部可以为引线框。
半导体装置还可以具备设置有半导体芯片的绝缘基板。导通部可以为绝缘基板。
半导体装置还可以具备用于将半导体芯片与外部端子电连接的端子排。
电流路径部可以为端子排。
第1电流输入输出部可以为电流输入部。第2电流输入输出部可以为电流输出部。3个以上的导通部可以具有依次配置的第1导通部、第2导通部和第3导通部。多个狭缝可以具有第1狭缝和第2狭缝。第1狭缝的端部可以设置于电流输出部与第1导通部之间。第2狭缝的端部可以设置于第1导通部与第2导通部之间。
3个以上的导通部可以具有第1导通部、第2导通部和第3导通部。多个狭缝可以具有第1狭缝和第2狭缝。第1狭缝的端部可以设置于第1导通部与第2导通部之间。第2狭缝的端部可以设置于第2导通部与第3导通部之间。
多个狭缝可以包含L型的狭缝和F型的狭缝。
多个狭缝可以包含L型的狭缝和I型的狭缝。
第1电流输入输出部可以为电流输入部。第2电流输入输出部可以为电流输出部。多个狭缝可以设置于比导通部靠近电流输入部侧的位置。
第1电流输入输出部可以为电流输入部。第2电流输入输出部可以为电流输出部。多个狭缝可以设置于比导通部靠近电流输出部侧的位置。
多个狭缝可以由图案形成。
半导体装置可以在多个狭缝具备绝缘性的振动吸收部件。
3个以上的导通部可以均具备:第1晶体管,其集电极端子与P端子连接;第2晶体管,其发射极端子与N端子连接,且与第1晶体管串联连接;第3晶体管和第4晶体管,其构成双向开关。第1晶体管的发射极端子与第2晶体管的集电极端子的连接点可以连接于U端子。双向开关的一端可以与连接点连接,另一端可以与M端子连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980004824.7/2.html,转载请声明来源钻瓜专利网。