[发明专利]含有氢扩散阻挡结构的三维存储器装置及其制造方法

说明书

一种半导体结构包含半导体装置、上覆氮化硅扩散屏障层，以及延伸穿过所述氮化硅扩散屏障层的互连结构。所述互连结构包含钛扩散屏障结构，其与所述氮化硅扩散屏障层接触以形成连续氢扩散屏障结构。

相关申请

本申请要求2018年5月17日提交的第15/982,188号和第15/982,215号美国非临时专利申请的优先权，所述申请的全部内容以引用的方式并入本文中。

技术领域

本公开大体上涉及半导体装置的领域，并且具体地说，涉及三维存储器装置的氢扩散屏障通孔结构及其制造方法。

背景技术

三维3D NAND堆叠存储器装置可以由绝缘材料和间隔物材料层的交替堆叠的阵列形成，所述间隔物材料层形成为导电层或替换为导电层。存储器开口穿过交替堆叠形成，并且填充有存储器堆叠结构，其中的每一个存储器堆叠结构都包含存储器元件的竖直堆叠和竖直半导体通道。包含交替堆叠和存储器堆叠结构的存储器层级组合件在衬底上方形成。导电层可用作3D NAND堆叠存储器装置的字线，并且上覆于存储器堆叠结构阵列的位线可以连接到竖直半导体通道的漏极侧端部。

发明内容

根据本公开的一方面，提供一种半导体结构，其包括：半导体装置，其位于半导体衬底上；平坦化电介质层，其位于所述半导体装置上和所述半导体衬底上方；氮化硅扩散屏障层，其位于所述平坦化电介质层上；通孔层级电介质层，其上覆于所述氮化硅扩散屏障层；以及复合触点通孔结构，其与所述半导体装置的组件接触并延伸穿过所述平坦化电介质层、所述氮化硅扩散屏障层和所述通孔层级电介质层。所述复合触点通孔结构从下到上包括：下部金属通孔结构，其与所述半导体装置的所述组件接触；钛扩散屏障结构，其与所述下部金属通孔结构的顶部表面接触并接触所述氮化硅扩散屏障层；以及上部金属通孔结构，其上覆于所述钛扩散屏障结构并与其电连接，并且延伸穿过所述通孔层级电介质层。

根据本公开的另一方面，提供一种形成半导体结构的方法，其包括：在半导体衬底上形成半导体装置；在所述半导体装置上且在所述半导体衬底上方形成平坦化电介质层；在所述平坦化电介质层上形成氮化硅扩散屏障层；形成与所述半导体装置的组件接触的下部金属通孔结构；在下部金属通孔结构的顶部表面上形成与所述氮化硅扩散屏障层接触的钛扩散屏障结构；在所述氮化硅扩散屏障层上方形成通孔层级电介质层；以及在所述钛扩散屏障结构上方穿过所述通孔层级电介质层形成上部金属通孔结构。

根据本公开的又一方面，提供一种半导体结构，其包括半导体装置、上覆于所述半导体装置的氮化硅扩散屏障层，以及延伸穿过所述氮化硅扩散屏障层的互连结构。所述互连结构包含钛扩散屏障结构，其与所述氮化硅扩散屏障层接触以形成连续氢扩散屏障结构。

根据本公开的又一方面，提供一种形成半导体结构的方法，其包括：在半导体衬底上形成半导体装置；在所述半导体装置的一部分上方形成第一电介质材料层，其中选自所述半导体装置的组件和第一金属互连结构的导电结构被所述第一电介质材料层横向环绕；在所述第一电介质材料层上方形成氮化硅扩散屏障层；穿过所述氮化硅扩散屏障层形成一组开口；在所述一组开口中形成一组钛板，其中所述氮化硅扩散屏障层和所述一组钛板互补地提供在所述半导体衬底上方延伸的连续氢扩散屏障结构，并且所述一组钛板当中的一个钛板在所述导电结构的顶部表面上直接形成；以及在所述氮化硅扩散屏障层上方形成嵌入于第二电介质材料层内的第二金属互连结构，其中所述第二金属互连结构中的一个在所述一组钛板当中的所述钛板的顶部表面上形成。

附图说明

图1是根据本公开的实施例的在半导体衬底上方形成半导体装置、氧化硅衬里和氮化硅衬里之后的第一示例性结构的第一配置的竖直横截面图。

图2是根据本公开的实施例的在形成平坦化电介质层、氮化硅扩散屏障层和通孔层级电介质层之后的第一示例性结构的第一配置的竖直横截面图。

图3是根据本公开的实施例的在形成通孔腔之后的第一示例性结构的第一配置的竖直横截面图。