[发明专利]存储器高速缓存管理

说明书

本文中描述了用于管理非易失性存储装置中的IS内存的技术及与其一起使用的方法。所述非易失性存储装置可包含非易失性内存，其中所述非易失性内存的一部分被指定为中间存储器(IS)内存且所述非易失性内存的另一部分被指定为主存储器(MS)内存。所述IS内存可具有比所述MS内存更低的读取及写入时延。主机装置可在具有优先级地址中的一个的主机数据接收优先级以优先于其它主机数据保留在IS内存中的指示下将优先级地址提供到内存控制器。

背景技术

包含非易失性内存的存储装置可包含所述非易失性内存的指定为中间存储器(IS)内存的一部分和所述非易失性内存的指定为主存储器(MS)内存的另一部分。IS内存可在存储装置中使用以提供更快写入吞吐量，且还可用作在将主机数据存储在MS中之前迅速存储所述主机数据的安全区。IS内存还可充当使得存储在IS内存内的热数据能够极迅速地被存取的非易失性内存高速缓存。IS内存还可被称为高速缓存。

IS内存可具有比MS内存更低的存储密度。IS内存每个位可比MS内存更昂贵。IS内存可具有比MS内存更高的耐久性。在一些架构中，IS内存的总存储容量可能显著小于MS内存。举例而言，更昂贵的IS内存可占用存储装置的总存储预算的不到百分之十。

作为一个实例，IS内存可包含单层级单元(single-level cell，SLC)内存，其中每内存单元存储单个数据位。SLC内存可为闪存单元。IS内存可替代地或另外包含存储级内存(storage class memory，SCM)。在此上下文中，SCM的实例为ReRAM、相变内存(Phase-Change Memory，PCM)或磁性RAM。相比之下，较便宜MS内存(其将很可能占用总存储器预算的大于百分之九十)可包含多层级单元(multi-level cell，MLC)内存，其中每内存单元存储两个或多于两个位。MLC内存可为闪存单元。如本文中使用的术语，MLC内存可包含内存单元，其中每内存单元存储两个、三个或四个数据位，或可能甚至超过四个数据位。相应地，如本文中使用的术语，术语MLC内存还涵盖三层级单元(TLC)内存和四层级单元(QLC)内存。

应注意，由于是内存可具有比MS内存更低的写入时延，所以主机数据可初始地写入IS内存。然而，归因于IS内存的受限存储容量，主机数据通常从IS内存再定位到MS内存以在IS内存中释放空间。将数据从IS内存传送到MS内存的过程称作“再定位”。用于执行再定位的常规技术通常是基于简单试探法，例如先进先出(first-in first-out，FIFO)，或基于老化算法。

附图说明

图1A是3D堆叠非易失性内存装置中的块集的透视图。

图1B是例如图1A的3D堆叠非易失性内存装置的非易失性内存装置的框图。

图2是描绘连接到主机装置的非易失性存储装置的一个实施例的框图。

图3是例如图1A、1B或2的存储装置的存储装置的一个实施例的框图。

图4是操作非易失性存储器的过程的一个实施例的流程图。

图5A描绘优先级地址表的一个实施例。

图5B是操作非易失性存储器的过程的一个实施例的流程图。

图6A是优先级主机数据应用程序将优先级地址集合提供到内存控制器的过程的一个实施例的流程图。

图6B是内存控制器更新优先级地址表的过程的一个实施例的流程图。

图7是优先级主机数据应用程序基于用户选择了解接收优先级以保留在IS内存中的主机数据的过程的流程图。

图8A描绘允许用户指明优先级主机数据的用户界面(UI)的一个实施例。

图8B描绘允许用户指明优先级主机数据以及优先级权重的UI的实施例。

图9是优先级主机数据应用程序确定接收优先级以保留在IS内存中的主机数据的过程的流程图。