[发明专利]用于改进的进程切换的处理器和其方法

说明书

一种处理器包含处理器存储器阵列，所述处理器存储器阵列包含一个或多个易失性存储器阵列和一个或多个非易失性存储器(NVM)阵列。将所述一个或多个易失性存储器阵列中的易失性存储器位置与所述一个或多个非易失性存储器阵列中的相应非易失性存储器位置配对以形成处理器存储器对。将由所述处理器的至少一个内核执行的不同进程的进程数据存储在相应处理器存储器对中。使用所述至少一个内核直接访问存储在所述相应处理器存储器对中的所述进程数据来执行进程。

背景技术

上下文切换大体上包含存储进程或线程的状态，使得进程或线程的执行可稍后从在上下文切换之前停止执行的同一点恢复。术语“上下文切换”可因此指代不同进程的执行之间的切换或进程内的不同线程的执行之间的切换。上下文切换通常允许由单个处理器内核执行多个任务，以促进多任务处理操作系统(OS)。

上下文切换的计算成本可改变，但典型地包含将正在执行的进程或线程的进程数据存储在处理器外部的主存储器中，以及将不同进程或线程的进程数据从主存储器加载到处理器内的存储器位置中，例如加载到寄存器或级别高速缓存(例如，L1/L2/L3高速缓存)中。在上下文切换期间存储和加载的进程数据的实例可包含用于存储关于任务的信息的任务状态段(TSS)，以及用来减少访问任务的用户存储器位置的时间的转译后备缓冲器(TLB)。如本文中所使用，任务可指用来考虑进程和线程的一组程序指令或元数据结构，其加载于主存储器中以用于由处理器执行。

常规处理器提供相对小的一组具有有限存储容量的寄存器，且典型地，在给定时间一处理器内核每进程仅存储一个TSS和一个TLB。相比来说，现代OS可使用抢先式多任务处理，目标是几乎同时执行若干任务。在抢先式多任务处理中，OS在将资源分配给另一任务之前确定将例如处理器内核的资源分配给给定任务的时长。因此抢先式多任务处理可为上下文切换的重要源头。在这种实例中，OS的任务调度程序在多个任务之间分发处理器的时间片且发起频繁的上下文切换。这种频繁的上下文切换会主要因增大了加载和存储操作的数目而降低处理器访问主存储器的性能。

附图说明

本公开的实施例的特征和优点将从下文结合附图所阐述的详细描述变得更显而易见。提供附图和相关联的描述以示出本公开的实施例，且不限制权利要求书的范围。

图1示出在进程的执行期间用主存储器常规加载和存储进程数据的实例。

图2示出由处理器执行的进程之间的常规切换的实例。

图3是根据实施例的包含处理器存储器对的实例处理器的框图。

图4示出根据实施例的在处理器存储器对中存储进程数据的实例。

图5示出根据实施例的用以指向处理器存储器对中的对应非易失性存储器(NVM)位置的阵列的使用。

图6是根据实施例的使用处理器存储器对的进程执行的流程图。

图7是根据实施例的加载过程的流程图。

图8是根据实施例的进程数据逐出过程的流程图。

具体实施方式

在以下详细描述中，阐述众多具体细节以提供对本公开的充分理解。然而，对本领域的技术人员显而易见的是，可在没有这些具体细节中的一些的情况下实践公开的各种实施例。在其它情况下，未详细展示众所周知的结构和技术以免不必要地混淆各种实施例。

常规处理器操作