[发明专利]含有到竖直通道底部的源极触点的三维存储器装置及其制作方法

说明书

一种三维存储器装置包含：位于衬底上方的源极层级材料层，所述源极层级材料层含有源极触点层；位于衬底层级材料层上方的绝缘层和导电层的交替堆叠；存储器堆叠结构，其延伸穿过所述交替堆叠，使得所述存储器堆叠结构中的每一个包含存储器膜和具有接触所述源极触点层的相应水平表面的底部表面的竖直半导体通道；以及电介质柱结构，其嵌入于所述衬底层级材料层内且位于所述存储器堆叠结构之间。

相关申请的交叉引用

本申请案要求2018年6月4日提交的第15/997,194号美国非临时专利申请案的优先权，该案的全部内容以引用的方式并入本文中。

技术领域

本发明大体上涉及半导体装置的领域，且具体来说涉及在代替源极触点层与竖直半导体通道之间具有增强源极触点的三维存储器装置及其制造方法。

背景技术

在T.Endoh等的标题为“具有堆叠包围栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(Novel Ultra High Density Memory With A Stacked-Surrounding GateTransistor(S-SGT)Structured Cell)”(IEDM学报(2001)33-36)的论文中公开了每单元具有一个位的三维竖直NAND串。

发明内容

根据本公开的一方面，提供一种三维存储器装置，其包括：位于衬底上方的源极层级材料层，所述源极层级材料层包括源极触点层；位于衬底层级材料层上方的绝缘层和导电层的交替堆叠；延伸穿过所述交替堆叠的存储器堆叠结构，其中所述存储器堆叠结构中的每一个包括存储器膜和具有接触源极触点层的相应水平表面的底部表面的竖直半导体通道；以及电介质柱结构，其嵌入于衬底层级材料层内且位于存储器堆叠结构之间。

根据本公开的另一方面，一种形成三维存储器装置的方法包含：在衬底上方形成其中嵌入电介质柱结构的处理中源极层级材料层，所述处理中源极层级材料层包括源极层级牺牲层；在衬底层级材料层上方形成绝缘层和间隔物材料层的交替堆叠，其中间隔物材料层被形成为导电层或随后被导电层代替；形成延伸穿过所述交替堆叠的存储器堆叠结构，其中存储器堆叠结构中的每一个包括存储器膜和竖直半导体通道；通过移除源极层级牺牲层来形成源极腔，其中电介质柱结构对上覆于源极腔的交替堆叠提供结构支撑；以及在源极腔中的每一竖直半导体通道的底部表面上形成源极触点层。

附图说明

图1A是根据本公开的实施例在半导体衬底上形成半导体装置、下部层级电介质层、下部金属互连结构和处理中下部源极层级材料层之后的示例性结构的竖直横截面图。

图1B是图1A的示例性结构的俯视图。Z形竖直平面A-A'是图1A的竖直横截面图的平面。

图1C是沿着图1B的竖直平面C-C'的处理中下部源极层级材料层的放大图。

图2A是根据本公开的实施例在形成电介质柱结构之后的示例性结构的竖直横截面图。

图2B是图2A的示例性结构的俯视图。Z形竖直平面A-A'是图2A的竖直横截面图的平面。

图2C是沿着图2B的竖直平面C-C'的处理中下部源极层级材料层和电介质柱结构的放大图。

图2D是沿着图2B的竖直平面C-C'的处理中下部源极层级材料层和电介质柱结构的替代性配置的放大图。

图3A是根据本公开的实施例在形成处理中源极层级材料层之后的示例性结构的竖直横截面图。

图3B是沿着竖直平面的处理中下部源极层级材料层的放大图。

图4是根据本公开的实施例在形成第一绝缘层和第一间隔物材料层的第一层交替堆叠之后的示例性结构的竖直横截面图。