[发明专利]通过等离子体辅助沉积来沉积间隙填充层的方法

说明书

通过在填充有挥发性前体的腔室中撞击等离子体而在气相中形成粘性材料来沉积具有衬底表面上的图案化凹部的填充能力的膜，所述挥发性前体可在某些参数范围内聚合，该参数范围包括等离子体撞击期间前体的分压和衬底温度。

技术领域

本发明总体上涉及一种通过等离子体辅助沉积来在沟槽中沉积间隙填充层的方法。

背景技术

在制造集成电路如用于浅沟槽隔离、金属间介电层、钝化层等的那些的工艺中，常常需要用绝缘材料填充沟槽(通常具有为一或更高的纵横比的任何凹部)。然而，随着大规模集成(LSI)装置的布线间距的小型化，由于现有沉积工艺的限制，高纵横比空间(例如，AR≥3)的无空隙填充变得越来越困难。

图2示意了按(a)和(b)的顺序进行常规等离子体增强CVD工艺以填充间隙的沟槽的示意性横截面图。在常规等离子体增强CVD工艺中，由于等离子体反应发生在气相中且反应产物在衬底表面上积聚，因此相比于沟槽103内部，膜在衬底101的沟槽103的顶部生长更快。因此，当层102被沉积时，必定形成悬垂部分104，如在(a)中所示。另外，由于在常规CVD方法中，逐层地进行沉积，当下一层105沉积在层102上时，沟槽103的上部开口封闭，在沟槽103内部留下空隙106，如在(b)中所示。

图3示意了使用抑制剂按(a)、(b)和(c)的顺序进行常规间隙填充工艺的沟槽的示意性横截面图。通过在沟槽201中沉积抑制剂202，其将抑制反应产物积聚在被抑制剂所覆盖的表面上，如在(b)中所示，反应产物不会积聚在顶表面上和沟槽201的顶部处，而会积聚在沟槽201的底部处，从而实现自下而上的填充203，如在(c)中所示。然而，难以找到抑制剂和活化剂的合适组合，并难以找到合适的沉积工艺条件。在许多情况下，这样的工艺是不可行的。

图4示意了使用高度各向异性工艺按(a)和(b)的顺序进行常规间隙填充工艺的沟槽的示意性横截面图。高度各向异性工艺通常为离子驱动的沉积，其中由含有离子的等离子体的离子轰击引起沉积层的等离子体反应，从而以自下而上的填充各向异性地在顶表面上沉积层302和在沟槽301内部沉积层303，如在(b)中所示。然而，当沟槽更深时，为了用离子轰击沟槽的底部区域，必须通过例如将压力显著降低至高真空来使离子的平均自由程更长以到达底部区域，这通常是昂贵且不切实际的。

图5示意了使用体积膨胀处理按(a)和(b)或(c)和(d)的顺序进行常规间隙填充工艺的沟槽的示意性横截面图((d)显示负载效应)。在通过例如氧化层402而在如(a)中所示的具有沟槽401的衬底405的表面上沉积所述层之后，所述层可膨胀，从而增加层的体积或厚度且封闭间隙(沟槽)401，如在(b)中所示。然而，如在(c)中所示，当沟槽由窄沟槽401和宽沟槽403组成时，由于负载效应(即，取决于图案密度的填充速度变化被称为“负载效应”)，即使当窄沟槽封闭时，宽沟槽仍具有如在(d)中所示的显著开口404。另外，当层膨胀并封闭沟槽时，面向彼此的各层相对于彼此推动，从而如在(d)中通过箭头所指示地对沟槽的侧壁施加应力，这常常导致沟槽的结构部分或显著地塌缩。

图6示出了分别使用(a)中的沉积、(b)至(d)中使用不同蚀刻剂的干式蚀刻和对应于(b)至(d)的(e)至(g)中的第二沉积的组合进行常规间隙填充工艺的沟槽的横截面图的STEM照片。通过组合沉积和蚀刻，可调整间隙填充沟槽的拓扑或几何形状。然而，如图6所示，不管蚀刻剂的类型如何((b)和(e)中的CF₄、(c)和(f)中的CHF₃以及(d)和(g)中的C₄F₈)，窄沟槽中的初始空隙并未因蚀刻和后续沉积而被填充。此外，如图6所示，显示出负载效应。另外，此工艺是耗时的，因为至少重复沉积且在其间进行蚀刻。