[发明专利]用于减少滞后升压转换器或降压-升压转换器中的输出电压纹波的方法和设备

说明书

本发明题为“用于减少滞后升压转换器或降压‑升压转换器中的输出电压纹波的方法和设备”。本发明提供了一种用于减小转换器(500)的输出电压纹波的设备和方法。该设备可包括用于控制转换器的控制器(550)，其中控制器可包括生成包含周期性时钟脉冲的周期性时钟信号(CLK)的时钟生成电路(506)，并且控制电路基于转换器的反馈电压(VFB)和基准电压(VREF)之间的差值使时钟生成电路异步地启动时钟脉冲。该设备还可包括导通时间调制电路，该导通时间调制电路基于基准电压和采样输出电压之间的差值来调制导通时间。

相关专利申请的交叉引用

本申请要求于2018年1月16日提交的美国临时专利申请号62/617,931的权益，该申请全文以引用方式并入本文。

技术领域

本申请整体涉及用于升压转换器、降压-升压转换器或反激转换器的控制器，并且更具体地涉及减少滞后升压转换器或降压-升压转换器中的输出电压纹波。

发明内容

滞后升压转换器或降压-升压转换器，并且更具体地不连续导电模式或边界导电模式滞后升压转换器或降压-升压转换器，通常用于低功率应用，并且具有相对简单的设计。这些转换器通常包括开关，诸如开关场效应晶体管(FET)、电感器、二极管和输出电容器。当FET导通时，电感器正在充电，并且没有电力被传送到输出端。在该状态期间，输出电容器被放电。当FET关断时，二极管接通，并且电感器中的能量被放电以对输出电容器充电。

转换器通常被设计成以固定占空比和固定频率工作，并且监测输出电压。FET由时钟脉冲控制，并且基于所监测的输出电压接通FET。具体地讲，时钟脉冲的上升沿表示决定点，在该决定点处，通过将输出电压与固定基准电压进行比较来确定是否启动下一个脉冲以接通FET。如果输出电压小于固定基准电压，则以固定占空比和固定频率启动下一个开关脉冲。然而，如果输出电压大于基准电压，则不启动脉冲。所得的输出电压包括根据负载而变化的不期望的纹波，并且当输出电容器相当小时，纹波的变化可能变得相当大。

具体地讲，图1示出了升压转换器(或降压-升压转换器)的波形，该波形由控制器诸如HV9150在满负载下操作时实现。如图1所示，当开关FET的栅极为高的(波形101中所示的电压GT为高的)时，输出电压Vo实际上正在斜降，如波形102中所示。如上所述，对于升压转换器(或降压-升压转换器)，当开关FET导通时，电感器正在充电并且没有电力被传送到输出端，并且输出电容器正在放电。当开关FET关断时，二极管接通，并且电感器中的能量被提供给输出电容器和负载。

在操作中，如上所述，每个栅极脉冲(GT)的上升沿是将输出电压Vo与基准电压REF进行比较的决定点。如果输出电压Vo小于基准电压REF，则启动下一个栅极脉冲，如图1中的前三个栅极脉冲(GT)所示。然而，如果输出电压Vo在决定点处超过基准电压REF，则不启动用于对电感器充电的下一个栅极脉冲。如图1所示，第四栅极脉冲103(以虚线示出)被跳过，因为在第四栅极脉冲将被启动时(决定点)，输出电压Vo超过基准电压REF。还如图1所示，因为栅极脉冲具有固定频率，所以下一个栅极脉冲根据固定频率启动，即使输出电压在启动下一个栅极脉冲之前降至低于基准电压REF。换句话讲，存在从输出电压Vo变得小于基准电压REF的时间直到下一个栅极脉冲被启动的延迟t_d1。还存在从脉冲的启动到升压二极管开始导通并且将能量提供给输出电容器和负载的进一步延迟t_d2。延迟t_d2为等于开关的编程导通时间的固定延迟。延迟t_d1基于加载条件是可变的，并且可为从零至一个切换周期的任何数量。