[发明专利]用于存储器攻击检测的存储器设备、存储器地址解码器、系统和相关方法

说明书

本发明公开了用于存储器攻击检测的存储器设备、存储器地址解码器、存储器系统以及相关方法。一种装置包括：存储器解码器，该存储器解码器包括解码路径中的被配置为从输入地址信号生成选择信号的多个级；以及故障检测逻辑，该故障检测逻辑与存储器解码器可操作地耦接并且被配置为接收从多个级分布的指示沿解码路径的故障的反馈信号。

优先权声明

本申请要求美国临时专利申请62/620,699的权益，该申请于2018年1月23日提交，名称为“MEMORY DEVICE,MEMORY ADDRESS DECODER,SYSTEM AND RELATED METHOD FORMEMORY ATTACK DETECTION(用于存储器攻击检测的存储器设备、存储器地址解码器、系统和相关方法)”，并且要求美国专利申请15/956,526的权益，该申请于2018年4月18日提交，名称为“MEMORY DEVICE,MEMORY ADDRESS DECODER,SYSTEM,AND RELATED METHOD FORMEMORY ATTACK DETECTION(用于存储器攻击检测的存储器设备、存储器地址解码器、系统和相关方法)”，待审，该申请还要求美国临时专利申请62/620,699的优先权，以上申请各自的内容和公开据此全文以引用方式并入本文。

技术领域

本文所述的实施方案整体涉及存储器系统和存储器系统内的故障检测。

背景技术

故障注入是一种攻击安全集成电路(IC)芯片的方法。存在多种形式的故障注入，包括电源偏移、温度尖峰、红外激光、逻辑攻击、聚焦离子束和微探测。这些方法可旨在破坏安全芯片的正常操作，目的是使芯片不正确地执行(例如，使存储器误用地址)并允许访问受保护的内容或确认不正确的代码。用于检测此类攻击的现有技术的示例是耦接在存储器阵列的末端处共享字线的只读存储器(ROM)，诸如2017年11月21日发布的标题为“MemorySystem with Encoding(带编码的存储系统)”的美国专利9,824,732中所述。此类系统可能具有缺点，诸如需要添加在读取结束时存储结果的锁存器、定时信号的复杂性、预充电阶段和写入攻击检测。附加的常规方法可包括导出存储器阵列外部的地址以执行完整性检查。这些和其他检测和减轻故障注入的方法可具有其他缺点。

发明内容

在一个实施方案钟，一种装置包括：存储器解码器，该存储器解码器包括解码路径中的被配置为从输入地址信号生成选择信号的多个级；以及故障检测逻辑，该故障检测逻辑与存储器解码器可操作地耦接并且被配置为接收从多个级分布的指示沿解码路径的故障的反馈信号。

在另一个实施方案中，公开了一种检测存储器设备内故障的方法。该方法包括：经由包括在解码路径中的多个级的存储器解码器对输入信号进行解码，以从输入地址信号生成选择信号；生成分布在多个级中的反馈信号；以及将反馈信号传输到指示沿着解码路径的故障的故障检测逻辑。

在另一个实施方案中，公开了一种检测存储器设备内故障的方法。该方法包括：响应于从存储器设备的存储器解码器的多个级分布的反馈信号，经由用于存储器设备的故障检测逻辑检测沿解码路径的故障；以及响应于检测到故障，生成故障警报信号。

附图说明

虽然本公开以特别指出并清楚地要求保护具体实施方案的权利要求书作为结尾，但当结合附图阅读时，通过以下描述可更容易地确定本公开范围内的实施方案的各种特征和优点，在附图中：

图1是根据本公开的实施方案的具有故障检测的存储器系统的简化示意性框图。

图2是根据本公开的实施方案的故障检测器和解码器的简化示意性框图。

图3是解码器电路和集成故障检测电路的示意性电路图。

图4是解码器电路和集成故障检测电路的示意性电路图。

图5是示出在存储器设备的地址解码器内的故障检测的方法的流程图。