[发明专利]翘曲减少的沟槽电容

权利要求书

1.一种形成沟槽电容的方法，所述方法包括：

在基底的掺杂半导体表面层中形成多个沟槽；

形成给所述多个沟槽的表面加衬的介电层；

在所述介电层上沉积未掺杂的第一多晶硅层；

在所述第一多晶硅层上沉积第二多晶硅层以填充所述多个沟槽；

掺杂所述第二多晶硅层；以及

使用掩蔽层图案，进行顶面多晶硅蚀刻，以在多个沟槽侧面的区域中回刻所述第一多晶硅层和所述第二多晶硅层。

2.根据权利要求1所述的方法，其中沉积该第二多晶硅层及所述第二多晶硅层的掺杂均在原位掺杂多晶硅沉积工艺中提供。

3.根据权利要求1所述的方法，其中形成所述介电层包含生长热氧化层。

4.根据权利要求1所述的方法，还包括在沉积所述第二多晶硅层之后，从所述基底的背面去除所述第一多晶硅层和所述第二多晶硅层。

5.根据权利要求4所述的方法，还包括在从所述基底的背面去除所述第一多晶硅层和所述第二多晶硅层之后，沉积介电盖层，在900℃至1050℃的温度下执行退火工艺，去除所述介电盖层，以及在所述顶面多晶硅蚀刻之前在所述第一多晶硅层上对所述第二多晶硅层进行部分顶面蚀刻。

6.根据权利要求1所述的方法，其中所述第一多晶硅层是压应力层，并且所述第二多晶硅层是拉应力层。

7.根据权利要求1所述的方法，其中所述掺杂半导体表面层是包括多个所述沟槽电容的块状基底材料的一部分。

8.根据权利要求4所述的方法，还包括在所述基底的背面上沉积背面金属层。

9.根据权利要求1所述的方法，其中所述多个沟槽的深度为10μm至50μm。

10.一种沟槽电容，包括：

在基底的掺杂半导体表面层中的多个沟槽；

给所述多个沟槽的表面加衬的介电层；和

第二多晶硅层，其掺杂在填充所述多个沟槽的所述介电层上的第一多晶硅层上；

与所述第一多晶硅层相比，所述第二多晶硅层具有更高的掺杂水平。

11.根据权利要求10所述的沟槽电容，其中所述第一多晶硅层在与所述第二多晶硅层的交接处具有其最高的掺杂浓度。

12.根据权利要求10所述的沟槽电容，其中所述掺杂半导体表面层是块状基底材料的一部分，还包括在所述块状基底材料的底面上的背面金属层。

13.根据权利要求10所述的沟槽电容，其中所述掺杂半导体表面层包括至少一个外延层。

14.根据权利要求10所述的沟槽电容，其中所述介电层包括热氧化物层。

15.根据权利要求14所述的沟槽电容，其中所述热氧化物层的厚度为至

16.根据权利要求10所述的沟槽电容，其中所述多个沟槽的深度为10μm至50μm。