[发明专利]混合配置存储器单元

说明书

一种配置存储器单元包括锁存部分，其包括具有互补输出节点的交叉耦合锁存器；以及可编程只读存储器(PROM)部分，其耦接至该锁存部分的互补输出节点中的一者，该PROM部分包括可编程可擦除ReRAM器件。

背景技术

本发明涉及集成电路技术。更具体地，本发明涉及用于用户可配置集成电路的配置存储器单元以及一种混合配置存储器单元。

静态随机存取存储器(SRAM)单元常常用作为用于各种用户可编程集成电路(诸如现场可编程门阵列(FPGA)集成电路)的配置存储器单元。在芯片通电时，SRAM单元从位于集成电路上或集成电路外部的非易失性存储器阵列来加载。这呈现出若干问题。

第一个问题是每次电路通电时从非易失性存储器来加载配置存储器所花费的时间。当然，对于大型用户可编程集成电路，这个问题变得严重。另外，芯片上(on-chip)非易失性存储器消耗大量的管芯面积会增加成本及产量问题。此外，需要改变制造工艺，以制造芯片上非易失性存储器。

一种替换方案是采用芯片外(off-chip)非易失性存储器来储存配置码。关于此解决方案的一个问题是，这为黑客创造了获取配置码的机会。

由于这些及其它原因，期望提供用于SRAM配置单元码的芯片上非易失性存储器储存，其不需要长的配置存储器加载时间；仅占用最小的额外管芯面积；不会影响制造工艺的复杂性。通过提供混合配置存储器单元，本发明避免了与芯片外配置数据储存相关联的问题。已显示各种形式的芯片上PROM单元(包括ReRAM和其它器件)因各种机制而经历随机故障。通过提供替换方式来加载本发明的锁存配置存储器单元，本发明也避免了与本文详述的芯片上非易失性存储器故障相关联的问题。

另外，交叉耦合锁存SRAM存储器单元易受单事件翻转(SEU)事件的影响，其中对敏感节点的辐射粒子干扰(particle strike)会翻转锁存器的状态。本发明的另一方面在SRAM单元中的锁存器的交叉耦合路径中的一者或两者中提供垂直电阻器，以避免SEU事件的问题，进而防止瞬时辐射粒子干扰改变SRAM锁存器的状态。

简要描述

根据本发明的一个方面，一种配置存储器单元包括锁存部分，其包括具有互补输出节点的交叉耦合锁存器；以及基于电阻式随机存取存储器(ReRAM)的PROM部分，该可编程只读存储器(PROM)部分耦接至该锁存部分的互补输出节点中的一者，该基于ReRAM的PROM部分包括可编程可擦除ReRAM器件。

根据本发明的另一方面，一种配置存储器单元包括锁存部分，其包括具有互补输出节点的交叉耦合锁存器，至少一个交叉耦合电路路径包括垂直电阻器；以及基于ReRAM的PROM部分，其耦接至该锁存部分的互补输出节点中的一者，该基于ReRAM的PROM部分包括可编程可擦除ReRAM器件。

根据本发明的另一方面，该可编程可擦除ReRAM器件通过p沟道存取晶体管耦接至该锁存部分的互补输出节点中的一者。

根据本发明的另一方面，该锁存部分包括第一p沟道晶体管，其耦接在第一电压供应节点与该互补输出节点的第一输出节点之间；第一n沟道晶体管，其耦接在该互补输出节点的第一输出节点与第二电压供应节点之间；第二p沟道晶体管，其耦接在该第一电压供应节点与该互补输出节点的第一输出节点之间；以及第二n沟道晶体管，其耦接在该互补输出节点的第一输出节点与该第二电压供应节点之间。该第一p沟道晶体管和该第一n沟道晶体管的栅极一起连接至该互补输出节点的第二输出节点，而该第二p沟道晶体管和该第二n沟道晶体管的栅极一起连接至该互补输出节点的第一输出节点。

根据本发明的另一方面，该第二p沟道晶体管和该第二n沟道晶体管的栅极通过该垂直电阻器一起连接至该互补输出节点的第一输出节点。

根据本发明的另一方面，该第一p沟道晶体管和该第一n沟道晶体管的栅极通过该垂直电阻器一起连接至该互补输出节点的第二输出节点。