[发明专利]存储器控制器

权利要求书

1.一种存储器控制器电路，其可耦合到第一存储器电路，所述存储器控制器包括：

第一存储器控制电路，其可耦合到所述第一存储器电路，所述第一存储器控制电路被调适成响应于读取请求而从所述第一存储器电路读取或加载所请求的数据并且响应于写入请求而将所请求的数据写入或存储到所述第一存储器电路；

第二存储器电路；

第二存储器控制电路，其耦合到所述第二存储器电路，所述第二存储器控制电路被调适成当所述所请求的数据存储于所述第二存储器电路中时，响应于读取的读取请求而从所述第二存储器电路读取或加载所述所请求的数据，并且当所述所请求的数据不存储于所述第二存储器电路中时，将所述读取请求传送到所述第一存储器控制电路；

预定原子操作电路系统，其被调适成响应于指定多个预定原子操作中的至少一个预定原子操作的原子操作请求而执行所述至少一个预定原子操作；和

可编程原子操作电路系统，其被调适成响应于指定多个可编程原子操作中的至少一个可编程原子操作的原子操作请求而执行所述至少一个可编程原子操作。

2.根据权利要求1所述的存储器控制器电路，其中所述多个预定原子操作包括选自由以下组成的群组的至少两个预定原子操作：提取并AND、提取并OR、提取并XOR、提取并相加、提取并相减、提取并递增、提取并递减、提取并最小化、提取并最大化、提取并交换、比较并交换，以及其组合。

3.根据权利要求1所述的存储器控制器电路，其中所述可编程原子操作电路系统包括：

指令高速缓存器，其存储对应于所述至少一个可编程原子操作的多个处理器指令；

执行队列，其存储对应于所述可编程原子操作的线程识别符；

核心控制电路，其耦合到所述指令高速缓存器并且耦合到所述执行队列，所述核心控制电路被调适成响应于对应于所述可编程原子操作的所述线程识别符，选择所述指令高速缓存器中的开始或下一指令或指令地址以用于执行所述可编程原子操作；和

处理器核心，其被调适成执行用于所述可编程原子操作的至少一个指令并且产生所得数据。

4.根据权利要求3所述的存储器控制器电路，其中所述可编程原子操作电路系统另外包括：

存储器控制器接口电路，其耦合到所述处理器核心并且接收所述所得数据并将所述所得数据传送到所述第二存储器控制电路以将所述所得数据写入到所述第二存储器电路。

5.根据权利要求4所述的存储器控制器电路，其另外包括：

网络通信接口，其可耦合到通信网络并且耦合到所述存储器控制器接口电路，所述网络通信接口被调适成准备并在所述通信网络上发射具有所述所得数据的响应数据分组。

6.根据权利要求3所述的存储器控制器电路，其中所述可编程原子操作电路系统另外包括：

至少一个数据缓冲器，其存储从执行用于所述可编程原子操作的所述至少一个指令产生的操作数数据和中间结果。

7.根据权利要求3所述的存储器控制器电路，其中所述可编程原子操作电路系统另外包括：

网络命令队列，其耦合到所述处理器核心，所述网络命令队列存储所得数据；和

网络通信接口，其耦合到所述网络命令队列并且可耦合到通信网络，所述网络通信接口被调适成准备并在所述通信网络上发射具有所述所得数据的响应数据分组。

8.根据权利要求3所述的存储器控制器电路，其中所述处理器核心耦合到数据缓冲器，且其中所述处理器核心被进一步调适成执行加载非缓冲指令以确定操作数是否存储于所述数据缓冲器中，并且当所述数据不存储于所述数据缓冲器中时，产生发到所述第二存储器控制电路的读取请求。

9.根据权利要求3所述的存储器控制器电路，其中所述处理器核心被进一步调适成执行存储并清除锁定指令以产生发到所述第二存储器控制电路的原子写入请求，所述原子写入请求具有所述所得数据和用以在将所述所得数据写入到所述第二存储器电路之后重置或清除存储器危险位的指定。