[发明专利]混合存储器系统

说明书

一种实例设备包含用以耦合到主机的混合存储器系统及耦合到所述混合存储器系统的控制器。所述控制器可经配置以向指令指派敏感度且致使所述命令至少部分基于所述经指派敏感度被选择性地转移到所述混合存储器系统。

技术领域

本发明大体上涉及半导体存储器及方法，且更特定来说，涉及与混合存储器系统有关的设备及方法。

背景技术

存储器装置通常被提供作为计算系统中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在不被供电时保持所存储的数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。

计算系统通常包含数个处理资源(例如，一或多个处理器)，其可检索及执行指令且将所执行指令的结果存储到合适位置。处理资源可包括(例如)可用于执行用于计算系统的操作的指令的数个功能单元，例如算术逻辑单元(ALU)电路系统、浮点单元(FPU)电路系统及组合逻辑块。

将指令提供到功能单元电路系统以供执行可能涉及到计算系统中的数个组件。指令可例如由处理资源执行，例如控制器及/或主机处理器。此外，因为不同类型的操作可通过功能单元电路在一个或多个时钟循环中执行，所以指令及数据的中间结果也可被定序及/或缓冲。

附图说明

图1是根据本发明的数个实施例的呈包含框架、主机及存储器系统的计算系统的形式的设备的框图。

图2是根据本发明的数个实施例的呈包含包括主存储器的主机及存储器系统的计算系统的形式的设备的框图。

图3A说明根据本发明的数个实施例的用以将逻辑块地址范围映射到混合存储器系统的实例流程图。

图3B说明根据本发明的数个实施例的用以将混合存储器系统的部分映射到主机存储器(例如，与主机相关联的主存储器)的实例流程图317。

图3C说明用以响应于代码分页操作的执行选择性地将数据传送到混合存储器系统的实例流程图。

图4说明根据本发明的数个实施例的用于选择性地将命令业务传送到混合存储器系统的实例流程图。

图5A说明根据本发明的数个实施例的用以选择性地将命令转移到混合存储器系统的实例流程图。

图5B说明根据本发明的数个实施例的用以选择性地将命令业务转移到混合存储器系统的实例流程图。

图5C说明根据本发明的数个实施例的用以选择性地将具有经识别写入模式的命令业务转移到混合存储器系统的实例流程图。

图5D说明用以按经识别命令特性选择性地转移到混合存储器系统的实例流程图。

具体实施方式

本发明包含与混合存储器系统有关的设备及方法。一种实例设备包含要耦合到主机的混合存储器系统及耦合到所述混合存储器系统的控制器。所述控制器可经配置以向命令指派敏感度，且致使命令至少部分基于经指派敏感度被选择性地转移到混合存储器系统。