[发明专利]随机舍入逻辑

权利要求书

1.一种随机舍入电路，其包括：

进位保留加法器(CSA)逻辑，其具有三个或更多个CSA输入、CSA和输出以及CSA进位输出，其中在来自所述三个或更多个CSA输入的特定CSA输入处呈现随机数值；

加法器逻辑，其至少具有多个加法器输入以及和输出；

其中所述CSA逻辑的所述CSA进位输出与所述加法器逻辑的所述多个加法器输入的第一输入耦合，并且所述CSA逻辑的所述CSA和输出与所述加法器逻辑的所述多个加法器输入的第二输入耦合；

其中所述加法器逻辑的所述和输出的特定数目的最高有效位表示来自所述CSA逻辑的所述三个或更多个CSA输入中的除了所述特定输入之外的至少两个CSA输入的随机舍入和。

2.根据权利要求1所述的电路，其中所述三个或更多个CSA输入包括累加输入和非累加输入，其中所述累加输入具有比所述非累加输入大的位宽。

3.根据权利要求2所述的电路，其中所述CSA和输出的至少一个位输出耦合至所述累加输入的至少一个位输入。

4.根据权利要求2所述的电路，其中所述加法器逻辑的所述加法器输入的所述第一输入的至少一个位输入被设置为零。

5.根据权利要求1所述的电路，其中所述三个或更多个CSA输入包括累加输入和非累加输入，其中所述非累加输入和所述累加输入具有比所述特定输入大的位宽。

6.根据权利要求2所述的电路，其还包括：

所述CSA逻辑的CSA部件逻辑，所述CSA部件逻辑用于确定所述CSA进位输出的进位位输出并且确定所述CSA和输出的和位输出；

其中所述CSA逻辑排除所述特定输入的随机数位输入。

7.根据权利要求1所述的电路，其还包括：

CSA进位寄存器；

CSA和寄存器；

其中所述CSA进位输出通过以下步骤耦合至所述加法器逻辑的所述第一输入：使所述CSA进位输出耦合至所述CSA进位寄存器，并且使所述CSA进位寄存器耦合至所述第一输入；

其中所述CSA和输出通过以下步骤耦合至所述加法器逻辑的所述第二输入：使所述CSA和输出耦合至所述CSA进位寄存器，并且使所述CSA进位寄存器耦合至所述第二输入；

其中使所述CSA进位寄存器耦合至所述三个或更多个CSA输入的第一CSA输入，并且使所述CSA和寄存器耦合至所述三个或更多个CSA输入的第二CSA输入。

8.根据权利要求7所述的电路，其中所述三个或更多个CSA输入的第三CSA输入是所述特定输入。

9.根据权利要求1所述的电路，其还包括华莱士树加法器逻辑。

10.根据权利要求9所述的电路，其还包括：

多路复用器，其具有耦合至所述华莱士树加法器逻辑的特定CSA加法器逻辑的所述特定输入的多路复用器输出，其中所述多路复用器的至少一个输入是随机数且所述多路复用器的至少另一输入是零；

其中所述特定CSA加法器逻辑的特定CSA进位输出是所述CSA逻辑的所述CSA进位输出并且与所述加法器逻辑的所述多个加法器输入的所述第一输入耦合；并且

其中所述特定CSA加法器逻辑的特定CSA和输出是所述CSA逻辑的所述CSA和输出并且与所述加法器逻辑的所述多个加法器输入的所述第二输入耦合。

11.根据权利要求1所述的电路，其还包括随机数逻辑，所述随机数逻辑具有耦合至所述特定输入的随机数逻辑输出。

12.根据权利要求11所述的电路，其中所述随机数逻辑包括以下各项中的至少一者：线性反馈移位寄存器或存储随机数的寄存器。