[发明专利]垂直约瑟夫逊结超导器件

说明书

一种芯片表面基底器件结构(1100)，包括与第一超导层(104)耦合的包括晶体硅的衬底(206A，206B)，其中第一超导层与包括晶体硅的第二衬底(102)耦合。在一个实施方式中，芯片表面基底器件结构还包括位于衬底的蚀刻区域中的垂直约瑟夫逊结，该垂直约瑟夫逊结包括第一超导层、隧道势垒层和顶部超导层。

背景技术

本发明一般涉及超导器件，更具体地说，涉及使用金属上硅(SOM)衬底制造垂直约瑟夫逊结超导器件。

量子计算通常是为了执行计算和信息处理功能的目的而使用量子力学现象。量子计算可以被看作与经典计算相反，经典计算通常利用晶体管对二进制值进行操作。即，经典计算机可以对0或1的位值进行操作，而量子计算机对包括0和1的叠加的量子位进行操作，可以纠缠多个量子位，并且使用干扰来获得计算结果。

量子计算硬件可以不同于经典计算硬件。特别地，超导量子电路通常依赖于约瑟夫逊结，约瑟夫逊结可以在半导体器件中制造。约瑟夫逊结通常表明超电流的约瑟夫逊效应，其中电流可以在没有施加电压的情况下无限地流过约瑟夫逊结。约瑟夫逊结可以通过弱耦合两个超导体(一种无电阻导电的材料)，例如通过如下所述的隧道势垒来产生。

一些现有技术的约瑟夫逊结可以使用阴影蒸发来实现。使用阴影蒸发制造现有技术的约瑟夫逊结的问题可能是，这种方法不是可扩展的，因为阴影蒸发可能在诸如200mm或300mm晶片的较大衬底上产生不均匀的结果。通过阴影蒸发实现的约瑟夫逊结会具有超电流的高度可变性。通过阴影蒸发实现的约瑟夫逊结可以用剥离工艺来制造，这进而会在剩余的超导层的边缘处引起扩口(flare)，会允许在约瑟夫逊结附近形成一个或多个浮动超导岛(其中在抗蚀剂或硬掩模轮廓中使用底切)；并且可能具有由倾斜蒸发中的底切和小的未对准引起的一些结可变性(其引起临界电流的可变性)。另外，阴影蒸发的问题在于，材料和沉积方法的选择数量可能受到限制。

还存在用于单通量子(SFQ)计算的约瑟夫逊结，其可以是垂直的，但是可能具有超过适合于量子计算的损耗的相关损耗的问题。与SFQ结相关联的这种损耗可以包括由于周围的具有不足的损耗角正切的电介质的损耗和隧道势垒中的损耗两者。另外，SFQ结通常具有比量子位(qubit)结更大的面积。

发明内容

以下给出了概述以提供对本发明的一个或多个实施例的基本理解。本概述不旨在标识关键或重要元素，或描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化形式呈现概念，作为稍后呈现的更详细描述的序言。在本文描述的一个或多个实施例中，描述了促进垂直约瑟夫逊结超导器件的器件、系统、芯片表面基底器件结构、计算机实现的方法、装置和/或计算机程序产品。

根据一个实施例，提供了一种芯片表面基底器件结构。在一个示例中，芯片表面基底器件结构包括与第一超导层物理耦合的包括晶体硅的衬底，其中第一超导层与包括晶体硅的第二衬底物理耦合。在一个或多个实现中，芯片表面基底器件结构还可包括位于衬底的蚀刻区域中的垂直约瑟夫逊结，该垂直约瑟夫逊结包括第一超导层、隧道势垒层和顶部超导层。这种芯片表面基底器件结构的优点可以是该结构包含比来自先前技术的约瑟夫逊结更均匀的垂直约瑟夫逊结。

在一些示例中，隧道势垒层位于第一超导层或与第一超导层耦合的第二超导层中的至少一个上。以这种方式沉积隧道势垒层的优点可以是，这种芯片表面基底器件结构比具有不同定位的隧道势垒层的芯片表面基底器件结构更可再现。

在另一个实施例中，提供了一种方法。在一个示例中，该方法包括将包括晶体硅的衬底与第一超导层物理耦合。该方法还可以包括将第一超导层与包括晶体硅的第二衬底物理耦合。该方法可进一步包括蚀刻该衬底。该方法还可以包括在衬底的蚀刻中形成垂直约瑟夫逊结，该垂直约瑟夫逊结包括第一超导层、隧道势垒层和顶部超导层。这种方法的优点可以是，它可以用于制造比由先前技术制造的约瑟夫逊结更均匀的垂直约瑟夫逊结。

在一些示例中，该方法还包括在第一超导层和隧道势垒层之间沉积第二超导层。以这种方式沉积第二超导层的优点可以是，第二超导层的高度可以用于设置通孔中的隧道基底层的高度。